Neue Details zu Intels Nehalem

[Nero24]

Bereits bei unserem <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1203465767">Themenabend mit Intel</A> Ende Februar durften unsere Leser einige Informationen zum Thema "Nehalem" erfahren. Nehalem ist der für Ende des Jahres geplante Nachfolger der aktuellen Core-2-Serie Ausbaustufe "Penryn". Der Nehalem wird mit der Frontside-Bus Bauweise und den externen Memorycontrollern bei Intel Schluss machen und mit CSI eine <a href="http://www.planet3dnow.de/artikel/hardware/a64/6.shtml">ähnliche Architektur</a> aufweisen wie AMDs K8 und Nachfolger seit 2003. Ebenso wird Nehalem wie der AMD K10 ein nativer Multicore-Prozessor werden, während die aktuellen Intel Quad-Core Prozessoren als Doppel-Dual-Cores ausgeführt sind, indem zwei Dual-Core Dies in einem Gehäuse zusammengefasst und per FSB verbunden wurden. Zudem soll Nehalem das mit dem Ableben der Pentium-4-Netburst-Architektur eingemottete <a href="http://www.planet3dnow.de/artikel/diverses/doping/14.shtml">SMT (damals HyperThreading genannt)</A> wieder aufgreifen und neben mehreren echten CPU-Kernen auch wieder logische CPUs vorgaukeln können, um die Funktionseinheiten der mehrfach superskalaren Kerne besser auslasten zu können.

So weit, so bekannt. Inzwischen jedoch hat Intel einige weitere Informationen bekannt gegeben, die zwar in der Gerüchteküche bereits größtenteils kursierten, nun aber den offiziellen Stempel erhalten haben. So wird Nehalem z.B. ebenso wie die AMD K8/K10 Multi-Core Prozessoren keine shared L2-Caches mehr haben, sondern für jeden Kern einen L2-Cache. Interessanterweise wird der L2-Cache gegenüber den aktuellen Core-2-Prozessoren massiv verkleinert werden. Während bei der Penryn-Familie zwei Kerne sich einen 6 MB großen L2-Cache teilen, werden die Nehalem-Kerne mit lediglich 256 KB L2-Cache je Kern auskommen müssen. Dafür jedoch soll die Latenzzeit extrem niedrig liegen.

Ebenso wie der AMD K10 wird der Nehalem eine dritte Cachestufe bekommen, die 8 MB groß sein wird. Das ist 4 mal so groß wie bei AMDs derzeitigen K10-Prozessoren, aber nur wenig größer, als <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1204724369">AMDs Shanghai</A> alias "K10.5" (scherzhaft), der Ende des Jahres debütieren soll und 6 MB L3-Cache erhalten wird. Wie bei Intel üblich sollen alle drei Cachestufen inklusive Caches sein. Entgegen der AMD-Philosophie können Daten oder Code durchaus mehrfach in den Cacheebenen liegen und damit kostbaren Cache verschwenden, allerdings ist der Verwaltungsaufwand im SMP-Betrieb so deutlich geringer.

Ebenso wie der K10 bekommt Nehalem einen zweistufigen Translation-Lookaside-Buffer (hoffentlich für Intel ohne Bug), neue Branchprediction- und Prefetching-Units und weitere SSE-Befehle. Mit SSE4.2 kommen unter anderem Befehle hinzu, die - wie Intel bereits auf dem Themenabend <a href="http://www.planet3dnow.de/vbulletin/showthread.php?p=3520431#post3520431">angedeutet</A> hatte - insbesondere Stringverarbeitung z.B. in XML-Dokumenten erheblich beschleunigen sollen. Die Xeon-Variante des Nehalem wird zudem einen Triple-Channel Memory-Controller bekommen und DDR3-1333 unterstützen. Die kumulierte Speicherbandbreite wird somit 32 GB/s betragen ohne von einem FSB beschnitten zu werden. Dies erklärt mitunter auch wieso Intel davon ausgeht, dass der Nehalem nicht mehr auf extrem große L2-Caches angewiesen ist.
Danke erde-m für den Hinweis.

<b>Links zum Thema:</b><ul><li><a href="http://www.heise.de/newsticker/Intel-gibt-neue-Details-zu-zukuenftigen-Prozessoren-bekannt--/meldung/105192" TARGET="_Blank">Intel gibt neue Details zu zukünftigen Prozessoren bekannt [Heise]</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1203465767">Zusammenfassung Intel Themenabend</a></li><li><a href="http://www.planet3dnow.de/vbulletin/showthread.php?t=319384">Nehalem Spekulationsthread im Forum</a></li></ul>

 

[[P3D] Crazy_Chris]

hört sich ja fast wie ein K10 Derivat an.

 

[Patrick.LaHaye]

hört sich ja fast wie ein K10 Derivat an.

Das Ding wird ne Größenordnung besser sein als ein K10. Den Zahlen nach muss das wohl ien sehr gutes SMT bieten, also ca. 30% bis 40% mehr Performance pro Kern bei gleichem Takt.

 

[OBrian]

Ein großer Teil der gesteigerten IPC wird wohl "einfach" auf die wesentlich bessere Speicheranbindung entfallen. Das hat bei AMD ja auch im Sprung von K7 zu K8 so um 25% gebracht. Wenn dann durch weitere Tweaks und Veränderungen im Core noch ein paar weitere Prozentpunkte dazukommen, kann diese Schätzung schon hinkommen.

Aber es soll ja angeblich für den Desktopbereich bei der FSB-Anbindung bleiben, da hätte der Nehalem dann ggü. dem Core 2 wohl immer noch etwas bessere Pro-Takt-Leistung, aber eben nicht +30-40%.

Naja, im Endeffekt nützt es alles nichts, irgendwelche Vermutungen anzustellen, warten wir einfach mal Benchmarks ab, vorher braucht man mangels Verfügbarkeit sowieso keine Kaufentscheidungen zu treffen

 

[SPINA]

Dann dürften mit dem Frontsidebus endlich die letzten Schwachstellen bei der Intel Plattform wegfallen. Wenn man den Gerüchten Glauben schenkt, aber nur bei den Workstation Modellen des Nehalem. Die Desktop Exemplaren müssen angeblich anfangs ohne integrierten Speichercontroller auskommen und auf eine langsamere serielle Verbindung zum System zurückgreifen. Aber das wäre zu verschmerzen, wenn man bedenkt, dass sich dies im Desktop Einsatz nicht allzu nachteilig auswirkt und erst bei Multi Processor Systemen zum Tragen kommt. Ich denke Intel dürfte damit ein großer Wurf gelingen, wo die derzeitige Core Architektur in manchen Belangen doch etwas antiquiert ist. Nur sollte man die Erwartungen nicht zu hoch stecken. Ich denke bei einem solchen bedeutenden Architekturwechsel wird Intel am Anfang eher konservative Taktraten fahren, sodass die Nehalem Ableger erst mit späteren Steppings richtig in Fahrt kommen. Aber Ähnliches wird auch für kommende Barcelona und Shanghai von AMD gelten. Es bleibt zu hoffen, dass es zu einem Konkurrenzkampf kommt, sodass Intel die Nehalem Derivate zu günstigen Preisen auf den Markt werfen muss.

 

[Patrick.LaHaye]

Dann dürften mit dem Frontsidebus endlich die letzten Schwachstellen bei der Intel Plattform wegfallen. Wenn man den Gerüchten Glauben schenkt, aber nur bei den Workstation Modellen des Nehalem. Die Desktop Exemplaren müssen angeblich anfangs ohne integrierten Speichercontroller auskommen und auf eine langsamere serielle Verbindung zum System zurückgreifen. ...

Sicher? Afaik werden alle Nehalem-Varianten eine direkte DDR3-Anbdingung haben, aber die kleineren nur kein QPI.