Erste Triple-Core Phenoms in freier Wildbahn gesichtet

[[³dgamer]]

Der Meinung bin ich auch, das Namensschema ist totaler Schrott. Vergleiche sind schwierig, für folgende CPUs ist das Schema kaum/nicht erweiterbar (Phenom 10200? wohl kaum...).

Ich sehe TripleCores auch als Abfall der Quad Produktion. Die Leistungsdaten sind relativ unspektakulär...

 

[Nero24]

Soll hier durch wiederholtes Behaupten eine bloßen Spekulation über die Hintertür in den Adelsstand der "AMD-Sprachregelung" erhoben werden oder gibts dafür eine nachlesbare Quelle?

This problem was found during speed-binning the B2 revision processors, and this was the cause for the Phenom FX 3.0 GHz delay. It turns out that some CPUs running at 2.4 GHz or above in some benchmarking combinations, while all four cores are running at 100% load, can cause a system freeze.

http://www.theinquirer.net/gb/inquirer/news/2007/11/18/amd-delays-phenom-ghz-due-tlb

The 9700 series, that were supposed to operate at 2.4 GHz, had to be pulled off the selves because the company found an errata in the TLB (Transition Lookaside Buffer) that leads to system freeze while all four cores are running at 100% load.

http://news.softpedia.com/news/AMD-Cleans-the-Spider-Web-on-World-039-s-First-Quad-Core-71241.shtml

Because of the bug, some Phenoms running at speeds of 2.4GHz or higher can reportedly cause a system to freeze in some instances where all four cores are fully loaded.

http://www.techreport.com/discussions.x/13639

...und viele "nachlesbare Quellen" mehr, wenn Dir P3D als Quelle nicht taugt.

 

[Markus Everson]

http://www.theinquirer.net

http://news.softpedia.com

http://www.techreport.com

...und viele "nachlesbare Quellen" mehr, wenn Dir P3D als Quelle nicht taugt.

Mit anderen Worten: Es ist allgemeine Sprachregelung diverser Webseites. Es ist _nicht_ Sprachregelung von AMD.

Intressanterweise gibts im Inquirer einen Absatz in Quotemarks der von AMD stammen dürfte:

"The Translation Lookaside Buffer (TLB) errata is an L3 protocol issue causing a system hang when running certain client workload applications independent of platform. AMD is immediately introducing an updated BIOS which will correct the TLB errata".

Beim lesen des Softpedia Artikel und einem Blick auf das Datum des erscheinens scheint es mir als ob dort lediglich der Inq zitiert wird. Eigener Text ist darin jedenfalls nicht zu finden, die Jungs haben abgeschrieben.

Und Techreport ist wenigstens seriös genug genau diese Quelle, den Inqurirer, anzugeben.

Um es auf den Punkt zu bringen: Es mag so sein, dass der Fehler _nur_ bei 4*100% und Einsatz der Virtualisierungsbefehle auftritt. Diese Erklärung ist aber keineswegs schon deswegen "AMD-Sprachregelung" weil sie von 2, 20 oder 2000 Webseiten die sich gegenseitig zitieren immer wieder nachzulesen ist.

Es fehlt immer noch die offizielle Sprachregelung von AMD. Und das ist kein Zufall, denn wenn ich mich recht entsinne wurde eine entsprechende Frage beim Themenabend gestellt - und nicht beantwortet.

Edit: Ah ja, hier: http://www.planet3dnow.de/vbulletin/showpost.php?p=3477256&postcount=1

F: "Darum meine Frage: Unter welchen Bedingungen kann der Bug denn nun auftreten?"

A: [Blabla, Biospatch...Blablabla]

F: "Diese Frage wurde leider noch immer nicht beantwortet, interessiert aber durchaus einen größeren Kreis als uns geneigte Planet 3DNow! - Leser. Also: Welche Bedingungen müssen erfüllt sein, damit der Phenom dem TLB-Bug unterliegt?"

A: nix, nada, einfach gar keine Antwort.

Ich wäre Dir wirklich dankbar wenn Du statt weiterhin die Legenbildung zu fördern zum Boden der Tatsachen zurückkommen würdest. Tatsache scheint zu sein das AMD niemals belegbar behauptet hat dass der Bug nur bei 4*100% + AMD-V eintritt.

 

[SPINA]

Genaues wird man erst wissen, wenn AMD endlich seinen Revision Guide auf 3.01 updatet:

http://www.amd.com/us-en/Processors/TechnicalResources/0,,30_182_869_739^15343,00.html

Aber ich denke auch, dass Triple-Cores und Dual-Cores vom Erratum 298 unter Laborbedingungen betroffen sind.

 

[Nero24]

Mit anderen Worten:
[...]
Tatsache scheint zu sein das AMD niemals belegbar behauptet hat dass der Bug nur bei 4*100% + AMD-V eintritt.

Tatsache ist, dass AMD selbst nachlesbar überhaupt nichts zu dem Bug sagt. Weder steht das Erratum 298 im Revision Guide, wo Dokumentationen zu Known-Issues eigentlich hingehören, noch hat AMD beim letzten Themenabend irgendwas dazu gesagt. Auch auf direkte Nachfrage am Telefon erfährt man offiziell nix und hinter vorgehaltener Hand "unter uns" ein paar Brocken, die einem aber auch nicht wirklich weiter helfen. Insofern darf sich niemand und vor allem AMD selbst nicht beschweren, wenn irgendjemand etwas zu "Legendenbildungen" beiträgt, weil er recherchiert und spärlich vorhandene Informationsfetzen von eigenen Quellen und anderen Webseiten sammelt, um das Puzzle selbst zusammen zu setzen.

Wenn AMD endlich mal sagen würde "Leute, das ist das Erratum 298 und es tritt unter den und den Umständen auf", dann wäre die Sache ruck zuck gegessen. Aber ein Desktop-Prozessor Modell und eine ganze Serie von Server-Prozessoren zurückzuziehen ohne offiziell zu dokumentieren warum, ist die Höhe, vor allem vor dem Hintergrund, da ja andererseits weiterhin Phenom-Prozessoren des selben Steppings ausgeliefert und verkauft werden.

Angeblich soll das die offizielle Beschreibung des Erratum 298 sein:

The processor operation
to change the accessed or dirty bits of a page translation table
entry in the L2 from 0b to 1b may not be atomic. A small window of
time exists where other cached operations may cause the stale page
translation table entry to be installed in the L3 before the modified
copy is returned to the L2. In addition, if a probe for this cache
line occurs during this window of time, the processor may not set
the accessed or dirty bit and may corrupt data for an unrelated
cached operation. The system may experience a machine check event
reporting an L3 protocol error has occurred. In this case, the MC4
status register (MSR 0000_0410) will be equal to B2000000_000B0C0F
or BA000000_000B0C0F. The MC4 address register (MSR 0000_0412) will
be equal to 26h.

Ob das alles ist oder nur ein Auszug, weiß ich nicht. Leider geht auch daraus jedenfalls nicht hervor, welche Umstände gegeben sein müssen (Last auf wieviel Kernen, welche Art von Instruktionen, welche Software-Umgebung, reicht der Virtual Mode oder muss es eine virtualisierte Umgebung sein, etc.), damit das Geschilderte passiert.

 

[Markus Everson]

Tatsache ist, dass AMD selbst nachlesbar überhaupt nichts zu dem Bug sagt.

Ja. Schade aber durch uns nicht zu ändern.

Weder steht das Erratum 298 im Revision Guide, wo Dokumentationen zu Known-Issues eigentlich hingehören, noch hat AMD beim letzten Themenabend irgendwas dazu gesagt.

Meine Rede.

Insofern darf sich niemand und vor allem AMD selbst nicht beschweren, wenn irgendjemand etwas zu "Legendenbildungen" beiträgt, weil er recherchiert und spärlich vorhandene Informationsfetzen von eigenen Quellen und anderen Webseiten sammelt, um das Puzzle selbst zusammen zu setzen.

Nein, daran gibt es nichts auszusetzen. Wenn aber wiederholt der von Dritten aus gesammelten Informations-Fetzen zusammengesetze Flickenteppich als hartes Faktum dargestellt wird und die Gefahr besteht dass die Vermutung auf diese Weise durch die kalte Küche zur
"AMD-Sprachregelung" hochstilisiert wird - dann finde ich das der Erwähnung und der Korrektur wert.

Vermutlich ist aber der Zweck schon erreicht. Ich wollte niemandem ans Bein pinkeln sondern nur darauf aufmerksam machen dass die Spekulation durch 1000faches voneinander abschreiben nicht zum Fakt wird und weiterhin als Spekulation gekennzeichnet werden sollte.