Mir fehlt da etwas zu sehr von der Folie 22 bis 27 von der Semicon West Präsentation. Gerade die 27 zeigt die Stossrichtungen für die weitere Entwicklung auf.
Man könnte spekulieren ab wann IF weiter beschleunigt wird.
Wie die Exascale Erfahrung von der Frontier Architektur in die Handelsware einfliesst.
Ab wann frühestens mit Chiplet APUs zu rechnen ist.
Wie der SoC Anteil im I/O Chip sich entwickelt bei CPU und APU, denn auch die GPUs haben Uncore via IF angebunden.
Ab wann ist der IF Die2Die performant genug dass man auch die GPU Cores in Chiplets auslagern kann?
Es fehlen leider noch SoC/IF Details zu Matisse und Rome um dort vernünftige Aussagen machen zu können.