AMD Neapel (Naples) - Epyc - Opteron - 32 ZEN Cores - SP3LGA

[Atombossler]

Naples geht scheinbar in die Testphase.

Thanks to AMD’s lego-like build philosophy even Naples will actually be fabricated in an 8-core base design, with 16 and 32 core chips being produced in an MCM (Multi Chip Module) format. Up till now however, we had seen no real evidence (apart from the usual documentation) that such a monster processor was actually on the charts in the near future. The shipping entry is marked 20th June 2016 and lists the Naples Test Board. It is marked FOC which I assume stands for ‘Full Operational Capability’ meaning AMD has achieved a significant milestone in its Zen roadmap. Just a few days ago, the company has also celebrated their Vega 10 roll out, and this news fits in nicely with that as well.

Naples will be fabricated on the 14nm FinFET process of GlobalFoundries and will have 8 memory channels as well as up to 128 lanes of PCI-E 3.0. It will support up to 32 SATA or NVME drives. The socket in question is the SP3 LGA socket and the TDP of the professor will be in the 35W – 180 W range (depending on the exact variant and class). According to Fudzilla, Naples will come in 4 different variants: 2 cores, 4 cores, 16 cores and 32 cores with the 8 core variant presumably reserved for the Summit Ridge platform. This also coincides with what we already know: that Summit Ridge would be launching with only 8-Core flavors.

Nice!

 

[BoMbY]

Ich weiß nicht ob das was mit AMD zu tun hat? Der Preis erscheint mir niedrig, und da gibt es ältere Einträge: https://www.zauba.com/import-naples1-0-hs-code.html

Das hört sich für mich nach etwas anderem an erstmal.

 

[Atombossler]

Ist ja auch nur das Testboard. Was natürlich billiger als der Prozessor selbst ist. Allerdings braucht man kein Board wenn der Prozz nicht existiert.

Dann wurde ja auch über Speicherkanäle spekuliert, genauso wie über die Art des MCM.
Da finde ich die Aufstellung doch ganz nett dazu.

 

[Dune]

Wenn jetzt schon Boards für Naples zum testen verschickt werden und sie schon die Zen dies zusammenschalten, müste zen doch fertig sein?

 

[Stefan Payne]

Hängt davon ab, wie das implementiert/realisiert ist...

Ich gehe davon aus, dass das das gleiche Zen Die ist, wie das normale. Da kann man dann 'nebenbei' dran werkeln, möglich, dass noch 1-2 Revisionen von Zen nötig sind.

 

[BoMbY]

Schaut doch mal bei den anderen Einträgen bei Zauba - das ist eine Smartphone-Platine oder sowas:

FOC 20-YA330-H100 / CCA, QCA9379-3.WB.NPL02.1, NAPLES1.0 2X2/2.4G+2X2/5G 11AC SCPC IPA/ILNA BT4.2 SDIO3.0 UART QFN

Ich sehe da z.B. WiFi, Bluetooth, Smart-Card-Reader ...

 

[drSeehas]

... the TDP of the professor will be in the 35W – 180 W range (depending on the exact variant and class). ...

Nice!
Ich wusste gar nicht, dass Professoren auch eine TDP haben. Aber dass die von der Klasse abhängt, erscheint logisch

 

[Atombossler]

Aus dem Prozessorgeflüster.

Vier Versionen soll es von Naples geben, darunter insbesondere auch den großen „Naples for Enterprise Servers“ mit 32 Kernen, 64 Threads und 64 MByte L3-Cache. Der könnte dem ebenfalls für 2017 vorgesehenen Skylake EP/EX mit seinen maximal 28 Kernen dann recht gut Paroli bieten, auch wenn ihm das i-Tüpfelchen, AVX512 (jedenfalls in Hardware), fehlt.

Quelle: Fudzilla.com
Wie der Enterprise-Naples intern organisiert ist, ist noch unklar. In ihm stecken offenbar vier Prozessoren namens Zeppelin (Family 17, Model 0), ein jeder mit acht Zen-Kernen. Vier Kerne teilen sich dabei einen L3-Cache von 8 GByte. Vermutlich zwei solcher Zeppeline packt AMD auf einen Chip und für den Enterprise Server kommen dann zwei solcher Chips auf ein Multichip-Modul. Es könnten aber auch vier einzelne Dice sein.
Ein jeder Zeppelin-Prozessor besitzt zwei DDR4 Speicherkanäle, 32 PCIe-Lines, acht SATA/NVME-Anschlüsse und vier 10GbE-Anschlüsse. Damit lassen sich an dem Enterprise-Modul insgesamt acht Speicherkanäle und mit 128 PCIe-Lanes bis zu acht GPUs ohne lästige PCIe-Switches anschließen.
Mit solchen Daten, insbesondere mit der hohen Speicherbandbreite, sieht es also so schlecht nicht aus für den Server-Chip, wenn er denn im Verlauf von 2017 auch wirklich herauskommt.
Die kleinere Naples-Version mit insgesamt 16 Kernen besteht aus zwei Zeppelin-Prozessoren auf einem Chip. Mit ihr ist dann auch ein MCM mit einer schnellen Vega-GPU (Greenland) mit 4 TFlops geplant – ebenfalls sehr interessant für HPC.

 

[tomturbo]

Fragt sich halt ob das nicht ein Fake ist, da hier "BM L3C" anstatt "8M L3C" steht.

 

[MIWA]

Ein weiter Fehler ist auch im Text also 4mal8 sollten 32 sein und nicht 64 oder
Sonst ist es mit älteren Gerüchten ja im Einklang

 

[amdfanuwe]

Bei C'T scheint nicht korrektur gelesen zu werden.
Merkt man bei vielen Online Artikeln.
Sollte wohl ein Azubi die Grafik neu erstellen und hat auf der schlechten jpeg Vorlage halt BM statt 8M gelesen.
Und die 64 sind ein freudscher vertipper.

mit 32 Kernen, 64 Threads und 64 MByte L3-Cache

Hab ich auch, wenn ich Dokumente machen muß. Fällt dann erst einem Kollegen oder ne Woche später beim erneutem drüberlesen auf.

--- Update ---

Ich frage mich halt, ob Greenland mit 4 TFLOPS single oder double gemeint ist.
Hawaii XT, R) 290X: 5,6 TFLOPS, 250W TDP Board
Polaris 10, RX 480 : 5.X TFLOPS, 110W TDP Chip, 160TDP Board
GP104, 1080 : 8,8 TFLOPS, 180W TDP Board
Fiji, Fury X : 8,6 TFLOPS, 275W TDP Board
Fiji, Nano : 8,1 TFLOPS, 175W TDP Board

Mit 4 TFLOPS einfacher Genauigkeit würde Greenland weniger als Polaris 10 liefern. TDP Chip < 100W.
Wenn ich mir die Nano anschaue, scheinen aber auch 4TFLOPS doppelte Genauigkeit mit einem Chipverbrauch < 100W drin zu sein.

Also Greenland ein gechrinkter Fiji mit single-double 2:1 wie bei Hawaii?

 

[Atombossler]

Bei C'T scheint nicht korrektur gelesen zu werden.
Merkt man bei vielen Online Artikeln.
Sollte wohl ein Azubi die Grafik neu erstellen und hat auf der schlechten jpeg Vorlage halt BM statt 8M gelesen.
Und die 64 sind ein freudscher vertipper.
Hab ich auch, wenn ich Dokumente machen muß. Fällt dann erst einem Kollegen oder ne Woche später beim erneutem drüberlesen auf.

--- Update ---

Ich frage mich halt, ob Greenland mit 4 TFLOPS single oder double gemeint ist.
Hawaii XT, R) 290X: 5,6 TFLOPS, 250W TDP Board
Polaris 10, RX 480 : 5.X TFLOPS, 110W TDP Chip, 160TDP Board
GP104, 1080 : 8,8 TFLOPS, 180W TDP Board
Fiji, Fury X : 8,6 TFLOPS, 275W TDP Board
Fiji, Nano : 8,1 TFLOPS, 175W TDP Board

Mit 4 TFLOPS einfacher Genauigkeit würde Greenland weniger als Polaris 10 liefern. TDP Chip < 100W.
Wenn ich mir die Nano anschaue, scheinen aber auch 4TFLOPS doppelte Genauigkeit mit einem Chipverbrauch < 100W drin zu sein.

Also Greenland ein gechrinkter Fiji mit single-double 2:1 wie bei Hawaii?

Da AMD ja damit in den HPC Markt will, sollte das SP : DP Verhältnis schon deutlich über 32:1 liegen (oder was sonst so in Gamergeraffel üblich ist...).
Das spricht also deutlich für letztere These.
Sonst wird der Ansatz zur Lachnummer.

Das Ganze hat ja dann ohnehin Vega als Basis und Vega ist der Nachfolger des Fiji.
Somit dürfte da dann auch jede Menge Fiji noch mit drin sein.
Evolution eben.

 

[Fab8]

Aus dem Prozessorgeflüster.

Schön, nun steht im Text 4x 10 GbE und im Bild 1x 1GbE. Ist schon klar ob diese Komponente eingekauft wurde oder ist das was eigenes? Beim Seattle gabs das in ähnlicher Form auch, dafür hat AMD auch den Linux-Treiber bereitgestellt.

 

[Complicated]

Laut Prozessorgeflüster der c't soll Naples auf der ISC 2017 in Frankfurt seinen offiziellen Launchtermin haben. Die ISC 2017 findet vom 18.06 - 22.06.2017 statt.

 

[BoMbY]

AMD Folien aus dem Februar (Server und Embedded): AMD Snowy Owl, Naples, Starship, Grey Hawk, River Hawk, Great Horned Owl

 

[Pinnacle Ridge]

APUs auf Zen-Basis sollen kein HSA unterstützen?

 

[BoMbY]

Wie kommst Du darauf?

 

[Nero24]

AMD Folien aus dem Februar

Aus dem Februar 2016!!!

 

[Pinnacle Ridge]

Weil bei den APUs HSA nicht eingezeichnet ist.

 

[BoMbY]

Dann können die APUs wohl auch kein AVX und kein AES-NI.

 

[Locuza]

Ein wenig ist das schon interessant, aber nur ein wenig, da HSA so oder so keine Relevanz für den Nutzer oder den Markt hat.
Jedenfalls früher hat AMD HSA auf den Folien erwähnt und zeichnet die HSA-Box auch nur bei den älteren APUs:
https://cdn.videocardz.com/1/2017/05/AMD-Data-Center-Presentation-8_VC.jpg
http://cdn.wccftech.com/wp-content/uploads/2014/09/AMD-R-Series-Merlin-Falcon-SOC.jpg
https://cdn.videocardz.com/1/2017/05/AMD-Data-Center-Presentation-5_VC.jpg

 

[BoMbY]

Nur weil man etwas nicht erwähnt, heißt das nicht, dass es nicht da ist. Deine Links funktionieren übrigens nicht, da Videocardz scheinbar das direkte Verlinken von Bildern ausgeschaltet hat.

 

[Pinnacle Ridge]

Das fehlende HSA lässt mich an den Folien etwas zweifeln.
Es wurde ja nie bestätigt, ob die wirklich von AMD sind?

Vielleicht führen sie HSA auch nicht mehr extra an, weil es bei APUs Standard ist.
Wäre aber komisch, das bei dieser Folie weg zu lassen, wenn bei den älteren APUS HSA noch eingezeichnet ist.

 

[BoMbY]

HSA funktioniert mittlerweile auch mit dGPUs. Vega 10 Support gibt es bereits im AMDKFD. Raven Ridge wird sicher auch bald folgen, wo jetzt die Patches bereits im AMDGPU Treiber sind.

 

[Locuza]

Wobei das nicht der HSA-Spezifikation vom der HSA Foundation folgt, sondern eine exklusive Erweiterungen von AMD darstellt.
Ist aber auch egal, letztendlich interessieren nur die Funktionen welche der Chip unterstützen kann, der Rest ist nur Marketing für spezifische Software-Stacks.