Neuigkeiten zum K10
- Ersteller Deracus
- Erstellt am
rkinet
Grand Admiral Special
http://www.planet3dnow.de/vbulletin/showthread.php?t=314639&garpg=4
http://www.planet3dnow.de/vbulletin/showthread.php?t=314639&garpg=6
AMD hat tatsächlich die 4 HTr, DDR3 und die IOMMU nach 2009 / Bulldozer geschoben.
Der Shanghai bekommt lediglich eine besser IPC.
Das macht dann natürlich doch den Übergang zu 45nm einfacher.
Allerdings bedeuted jede Änderung am Core ein Zeitrisiko.
Nachdem die obige AMD-Roadmap den 65nm Quad voll in H2'2007 vorsah, den 45nm Shanghai etwa H2'2008 und 2009 den Bulldozer hat sich jetzt schon die 65nm K10 Linie auf Q1 und Q2'08 geschoben. Damit wird aber der Shanghai langsam zum kurzlebigen Übergangs-Core, was bzgl. Opteron-Einsatz fragwürdig ist (Validierungsphasen). Oder AMD schiebt den 'Bulldozer' weit ans Ende von 2009, was aber Fusion schieben würde.
Wäre also nicht unerwartet, wenn der Shanghai noch gestrichen würde. Aber dann fehlt ein 45nm Design, das zügig als Ersatz dienen könnte. Hier wäre ein reiner K10 Shrink und Umsetzung als Triple-Core die einfachste und sicherste Lösung. Würde aber das (aktuelle) Grundprinzip bei AMD = 'alles Neue zunächst für den Opteron' über den Haufen werfen. Wird also auch 2008 wieder chaotisch spannend ...
Ich weiß zwar nicht, warum du schonwieder nen 3core sinnvoll findest... was garantiert nicht passieren wird, vorallem da gerade der Servermarkt viele Kerne mit Kusshand abnimmt.
Aber davon mal abgesehen kann ich dir voll zustimmen.
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Jo die offizielle Einführung wurde verschoben, nichtsdestoweniger hat der Barcelona die 4 HTr Ports und DDR3 bereits an Bord, die iommu dann wohl auch, aber da bin ich mir halt nicht sicher. Im Labor wird da sicherlich schon getestet.
Shanghai wird kommen, das ist immer so, dass zuerst eine neue Fertigungstechnologie eingeführt wird, und dann später die neue CPU Generation, nachdem man den Prozess beherrscht. Intel macht doch nichts andres. Aus dem Grunde wird Shanghai auch nicht gestrichen.
Erzähl mir mal, wie du einen "reinen" Shrink , und gleichzeitig eine "Umsetzung" als Triple Core durchführen willst ... und was soll daran sicher und einfach sein
Das Einfachste ist ein Barcelona Shrink auf 45nm, und was andres macht AMD auch nicht mit Shanghai ...
ciao
Alex
Markus Everson
Grand Admiral Special
rkinet schrieb:
Dir ist schon bekannt dass der 65nm Prozess zuerst für den Athlon64, also nicht für den Opteron, genutzt wurde?
rkinet
Grand Admiral Special
Intel hatte es so einmal bei der HT-Technologie gemacht.
Aber lt. AMD kommt der 4.HT im Rahmen einer grundlegenden Überarbeitung des Hypertransport, nicht als Zusatz. Und das mat mit Sicherheit noch nicht heimlich umgesetzt.
Ebenso die IOMMU (I/O Management-Unit), dafür sind weitere Übersetzungstabellen in Hardware und das Abfangen und Koordinieren von z.B. Interupts umzusetzen. Das machen AMD u.a.nicht mal so nebenbei, sonst hätte es ja auch der Shanghai.
AMD verändert die IPC beim Shanghai, was Eingriffe in Decoder etc bedeuted.Shanghai wird kommen, das ist immer so, dass zuerst eine neue Fertigungstechnologie eingeführt wird, und dann später die neue CPU Generation, nachdem man den Prozess beherrscht. Intel macht doch nichts andres. Aus dem Grunde wird Shanghai auch nicht gestrichen.
Erzähl mir mal, wie du einen "reinen" Shrink , und gleichzeitig eine "Umsetzung" als Triple Core durchführen willst ... und was soll daran sicher und einfach sein
Das Einfachste ist ein Barcelona Shrink auf 45nm, und was andres macht AMD auch nicht mit Shanghai ...
Ein auf 3 Cores und 2M-L3 gestutzter Barcelona und diesen dann ohne Schaltungsänderung auf 45nm geshrinkt wäre der 'reine' Shrink.
Etwas ähnliches war der Shrink F3 auf G1, wobei man hier noch die Latenzzeit beim G1 verlängerte. Bei ein Shrink ändern sich immer auch die elektrischen und geometrischen Daten der Transitoren. Man kann nicht einfach verkleinern ohne Effekte, denn die Hochfrequenzsignale folgen eigenen Regeln.Am trivialsten sind kürzere Leitungwege aber auf Leitungen, die dünner werden bzw. noch mehr in die Höhe statt Breite gebaut werden.
Bei diesem ganzen Änderungsbedarf sind Änderungen an der Core-Zahl oder Anordnungen eines L3 Peanuts. Aber direkte Änderungen am Core können Speed-Limits ergeben, einfach weil nun Leitungswege anders verlaufen und neue Wechselwirkungen entstehen.
Intel ist ja nicht doof - die wissen schon, weshalb sie beim Übergang C2D auf Penryn sich sehr zurückhielten mit Innovationen. Und der Penryn hatte schon Sep.'06 sein Tape Out, während es um den Shanghai sehr ruhig ist. Nach den Erfahrungen mit dem Barcelona Tape Out kann man auch bei AMD 1 Jahr und mehr zwischen Tape Out und Serienfertigung mit performanten Stepping ansetzen.
Zuletzt bearbeitet:
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
@4HT: Gab mal vor nem Monat ein Barcelona DIE Foto von Hans De Vries, da hat er deutlich die 4 HTr Ports eingezeichnet, sollte sich auch hier im Forum finden.
@IOMMU: Du hattest vorher ja geschrieben, dass das eine lange Testzeit benötigt, aus dem Grunde wäre es doch einleuchtend, wenn Barcelona & Shanghai das haben aber eben deaktiviert...
@IPC: Wäre nicht das erste Mal, das auf so ner Marketing Folie die "supertollen" IPC Verbesserungen eigetnlich nur dem größeren L3 geschuldet wären.
@3Core:
Ein auf 3 Cores gestutzter Barcelona ist kein Barcelona mehr, und demzufolge auch kein "reiner " Shrink. Du versuchst hier die Quadratur des Kreises ...
Irgendeiner muss das "konstruieren", Testen etc. pp. Das kostet Zeit, Geld, bindet Ingenieure .... und meiner Meinung nach hat AMD Wichtigeres zu tun. Immerhin würde es mit 2MB L3 aber immerhin ganz gut flächenmäßig passen:
http://aceshardware.freeforums.org/viewtopic.php?p=1532&highlight=#1532
ciao
Alex
rkinet
Grand Admiral Special
Danke für das Foto !
Ob AMD nun einen Core deaktiviert (individuelle Taktung ist im K10-Design vorgesehen) oder ganz dessen Transitoren entfernt kann nicht viel Ingenieurarbeit bedeuten.
Und der L3-Cache ist eher langsam und beim Barcelona ja schon großflächig auf dem DIE verteilt. Da sind nicht viele Restriktionen bzgl. Geometrie zu erwarten.
Kompakt wie oben gezeichnet wird er unkritischer bzgl. eleketrischen Daten/ Signallaufzeiten.
Da war es (einmal) viel aufwändiger den T-Bred zum Barton zu vergrößern noch dazu bei gleicher Strukturbreite der Fertigung.
Tatsächlich sind 4 HTr zu erkennen beim Barcelona: http://www.hothardware.com/Articles/AMD_Barcelona_Architecture_Launch_Native_QuadCore/
Fragt sich nur, weshalb AMD deren Nutzung so weit nach hinten schiebt.
Allerdings verbessert dies die 'Streichliste' für einen Triple-Core, der ja die zwei seitlichen HTr-Schaltungen nicht benötigen würde.
Ein (fiktiver) echter 45nm Triple-Core hingegen profitiert noch dazu von kompaktere Bauweise.
Statt ca. 280 mm2 als 65nm Quad ergäben sich ca. 125-140mm2 als echter 45nm Triple-Core. Immer noch größer als ein Penryn, aber auch kompakter als ein 45nm Shanghai mit seinem größeren L3 (ca. 200mm2 ? ). Während ein reiner Barcelona-Shrink den Bedarf an größerem Cache (auch im Wettbewerb zu Intel) beim Opteron nicht erfüllen würde, ist dies beim Desktop nicht so tragisch (besonders, da sich ja später echte Quad zu Triple-Core mit viel L3 deaktivieren lassen).
Aber Mainstream X3 und anspruchsvolle X2 wären mit obigen Core gut machbar und noch marktgängig bis weit in 2009 hinein. AMD hätte dann auch realistische Chancen in Stückzahlen 45nm ab spätestens Q4'2008 so auszuliefern, während der Shanghai erst noch aufwändige Validierungsphasen durchlaufen muss und auch einfach nur einen zahlenmäßig begrenzten Markt angeht.
Zuletzt bearbeitet:
Seemann
Admiral Special
Ein Triple-Core ist ja ganz nett, aber in der Diskussion darüber vermisse ich einige Antworten:
1. Welchen Sinn macht ein Triple-Core im Server-Bereich?
2. Welchen Sinn macht es, mit dem K10-45-nm-Shrink größere Core-Änderungen einzuführen?
Auf beide Fragen kann es IMHO nur ein klares NEIN als Antwort geben.
1. Triple-Cores lassen sich schon im Desktop-Bereich wahrscheinlich nur über den Preis verkaufen und werden wohl vor allem der Ausschuss aus der 4-Kern-Massenfertigung sein. --> Vorteil höhere Ausbeute
Schon jetzt haben wir doch die Situation, dass die CPU-Palette sehr unübersichtlich ist, mit 65 und 90 nm als Prozess, den verschiedenen Cache- und Revisions-Varianten etc. (nicht zu vergessen den TDP als weitere Dimension), sowie 1- oder 2-Kernen. Für AMD kann es nicht von Vorteil sein, hier noch weitere Varianten einzuführen, die sich quasi in 5-Euro-Schritten unterscheiden.
2. Größere Änderungen am Core bei einem neuen Prozess sind immer mit einem großen Risiko verbunden. Warum also sollte AMD nach ohnehin schon elendig langer Barcelona-Verschiebung nun noch das Risiko größerer Änderungen eingehen? IMHO muss AMD ihere Quad-Core möglichst schnell am Markt verbreiten, und dass geht am Besten mit einem schnellen 45-nm-Ramp ohne große Änderungen (sofern der 65-nm-Prozess nicht mehr ausreichend ist). Spezielle Masken für einen nativen Tri-Core senken müssen nicht nur aufwändiger validiert werden, sondern kannibalisieren auch den großen Quad-Core - das kann AMD nicht wollen, zumal sich der Quad-Core-Ausschuss hervorragend im Desktop-Segment verscherbeln lassen.
Man sollte auch nicht vergessen, dass AMD keine 65-nm-2-Kern-Opterone am Markt hat, was in meinen Augen darauf hindeutet, dass es eine ganze Zeit dauert, bis sich das entsprechende Equipment dafür amortisiert hat. Bis sich der Mehraufwand für eine 3-Core-Variante wirklich rentiert hat, muss wohl etliche Zeit ins Land streichen - und Zeit hat AMD nicht wirklich.
1. Welchen Sinn macht ein Triple-Core im Server-Bereich?
2. Welchen Sinn macht es, mit dem K10-45-nm-Shrink größere Core-Änderungen einzuführen?
Auf beide Fragen kann es IMHO nur ein klares NEIN als Antwort geben.
1. Triple-Cores lassen sich schon im Desktop-Bereich wahrscheinlich nur über den Preis verkaufen und werden wohl vor allem der Ausschuss aus der 4-Kern-Massenfertigung sein. --> Vorteil höhere Ausbeute
Schon jetzt haben wir doch die Situation, dass die CPU-Palette sehr unübersichtlich ist, mit 65 und 90 nm als Prozess, den verschiedenen Cache- und Revisions-Varianten etc. (nicht zu vergessen den TDP als weitere Dimension), sowie 1- oder 2-Kernen. Für AMD kann es nicht von Vorteil sein, hier noch weitere Varianten einzuführen, die sich quasi in 5-Euro-Schritten unterscheiden.
2. Größere Änderungen am Core bei einem neuen Prozess sind immer mit einem großen Risiko verbunden. Warum also sollte AMD nach ohnehin schon elendig langer Barcelona-Verschiebung nun noch das Risiko größerer Änderungen eingehen? IMHO muss AMD ihere Quad-Core möglichst schnell am Markt verbreiten, und dass geht am Besten mit einem schnellen 45-nm-Ramp ohne große Änderungen (sofern der 65-nm-Prozess nicht mehr ausreichend ist). Spezielle Masken für einen nativen Tri-Core senken müssen nicht nur aufwändiger validiert werden, sondern kannibalisieren auch den großen Quad-Core - das kann AMD nicht wollen, zumal sich der Quad-Core-Ausschuss hervorragend im Desktop-Segment verscherbeln lassen.
Man sollte auch nicht vergessen, dass AMD keine 65-nm-2-Kern-Opterone am Markt hat, was in meinen Augen darauf hindeutet, dass es eine ganze Zeit dauert, bis sich das entsprechende Equipment dafür amortisiert hat. Bis sich der Mehraufwand für eine 3-Core-Variante wirklich rentiert hat, muss wohl etliche Zeit ins Land streichen - und Zeit hat AMD nicht wirklich.
rkinet
Grand Admiral Special
Der Triple-Core ist bei Servern uninteressant.
Hier plant AMD als Einstieg den Quad-Core - oder eben alte 90nm Opterone im Budget-Bereich.
Bis MItte 2008 dürfte Intel den Quad unter $200 gedrückt haben, sodaß jener die Einsteigs-CPU für typ.Server sein wird.
AMD benötigt nicht nur 45nm Opterone, sondern der L2-Cache ist mit 2M einfach zu klein in 65nm ausgefallen. Intel geht bei seinem 'echten' Quad = Nehalem auf 8M L3, was dann Maß der Dinge sein wird.
Der Shanghai ist mit 6M gut dabei, aber AMD setzt schon längst auf den 'Bulldozer'. Somit wird der Shanghai von Barcelona und Bulldozer zeitlich eingeeengt, was beim Aufwand der Server-Validierung und entsprechender Lebensdauer problematisch erscheint.
Daher wäre es nicht ausgeschlossen, daß AMD den Shanghai storniert und den Bulldozer möglichst rasch bringt.
Da der Desktop direkt an die Opteron-Entwicklung gekoppelt ist, würde dann der 2M-L3 Barcelona als einziger gegen 12M Penryn Quad und erste Nehalem stehen.
Zudem hat AMD einen 45nm Shrink seines K10-X2 mit 2M-L3 in der Roadmap, wobei aber Intel per massiver Quad-Präsenz bzw. Dual-Core diesen Chip schon im unteren Bereich angreift. Statt des K10-X2 wäre der Triple-Core ein 'nur' um ein Core erweitertes Design, was ähnlich viel DIE-Fläche benötigt wie 4M statt 2M-L3 (der aber nicht in die AMD-Produktlinie paßt, solange der Shanghai nicht präsent ist)
Der Quad-Core Markt ist extrem wichtig als Erlösbringer für AMD.
Überlebenswichtig ist aber ein gut laufender Absatzmarkt zwischen $75-$125, als ab Durchschnittspreis je CPU in der gesammten AMD-Palette.
Das geht vielleicht gut mit einem Dual-Core, vielleicht aber auch nicht.
Der Triple-Core hingegen paßt in diese Nische und AMD kann noch varieren mit einer X2/X3 Selektion.
Im Vergleich zu einem teildeaktivierten 6M-L3 Shanghai ist ein 2M-Triple-Core deutlich kleiner. Der Shanghai hat auch längere Validierungsphasen und ist vom 'Bulldozer' schon bedroht. Bei einem Triple-Core in 45nm mit einem Steppings sehr ähnlich zum Barcelona wäre der Entwicklungsaufwand gering und AMD könnte ihn sofort mit Fertigungsbeginn 45nm einsetzen. Anders als das Premiumprodukt Shanghai könnte der Triple-Core auch länger leben, selbst wenn der Bulldozer kommt. Zudem ist ein Triple-Core etwa so groß wie ein Dual-Core Bulldozer mit GPU (=Fusion / ca. 135-150mm2) und das sind Abmessungen, die Intel schon ewig als optimal eingestuft hat. Also auch AMD mit bald 2 Fabs und 300mm Wafern.
Einsparungen ergeben sich für AMD durch die Streichung 'echter' X2-Cores mit L3 in der 45nm Edition.
In Ergänzung zum Triple-Core dann die Quad-Core incl. größerem L3 Cache.
Falls es AMD bis 2009 packen würde eDRAM als L3 fertigungsreif zu haben würde der Triple-Core einfach entsprechend modifiziert (paßt aber geometrisch auf einen 2M-SRAM Platz eines DIEs) und hätten eine marktgerecht großen, aber etwas langsameren L3 als seine großen Quad-Core Brüder.
Man sieht - der Triple-Core könnte AMD einige Zeit interessant gegen Intel positionieren.
G
gast0972
Guest
Papperlapupp, das kann man eiskalt ignorieren. Gibt's überhaupt schon serienreife Phenom X4 Systeme? Das wage ich zu bezweifeln. Davon abgesehen ist die CPU bei Crysis eher sekundär wichtig, mit der Grafikkarte steigt und fällt das Vergnügen. Es reicht also schon eine nicht optimale PCIe Performance der Phenom X4 Plattform aus um schlechte Ergebnisse einzufahren.
genervt
Admiral Special
Mal davon angesehen. Niemand weiss, ob Crysis nicht speziell auf Intel optimiert wurde, wie man es durch das Intel-Logo im Vorspann erwarten könnte.
Man kann die Benches nämlich auch ganz anders lesen: Penryn bringt in Crysis keinen signifikanten Vorteil.
Man kann die Benches nämlich auch ganz anders lesen: Penryn bringt in Crysis keinen signifikanten Vorteil.
G
gast0972
Guest
...werkelt der Barcelona nicht auf Server Chipsätzen? Und sowas vergleicht man dann mit Desktop Plattformen von Core 2 Systemen...
Heutzutage scheinen irgendwie alle Seiten ein wenig vorschnell mit ihren Tests zu sein (wie auch bei der 8800 GT)... *tze*
Wenn man die konkreten Zahlen zur Crysis Demo nimmt:
Phenom X4: 46.48fps
QX9650 49.95fps
E6850 49.19fps
QX6850 49.92fps
von:
http://www.fudzilla.com/index.php?option=com_content&task=view&id=3882&Itemid=1
dann finde ich dass alles andere als Aussagekräftig über die Leistung der CPU (Alle liefen bei 3 GHz) Außerdem werden offensichtlich höchstens 2 Kerne benötigt.
Phenom X4: 46.48fps
QX9650 49.95fps
E6850 49.19fps
QX6850 49.92fps
von:
http://www.fudzilla.com/index.php?option=com_content&task=view&id=3882&Itemid=1
dann finde ich dass alles andere als Aussagekräftig über die Leistung der CPU (Alle liefen bei 3 GHz) Außerdem werden offensichtlich höchstens 2 Kerne benötigt.
G
gast0972
Guest
Crysis läuft bei mir auf allen 4 Kernen (Q6600), hat mich selber überrascht das Multicore so gut unterstützt wird. Bei Supreme Commander war's nämlich ein Trauerspiel.
G
gast0972
Guest
Weil sich das eigentliche Game auf 2 Kernen tümpelt, während der Quad auf den weiteren Cores die Physikeffekte berechnet. Das bringt zwar nur ein relativ geringes Leistungsplus, ermöglicht aber die Darstellung von wesentlich mehr Physikeffekten, als es unter Dualcores machbar wäre.
Wo wir dabei sind: "Auf wiedersehen, auf wiedersehen... und gute Reise liebe Ageia" *g*
.
EDIT :
.
Bingo.
genervt
Admiral Special
"This is still not quite a fair comparison, as the Phenom X4 had its memory running at 375MHz due to limitations of AMD's integrated memory controller, which prevented it from running at 400MHz as per the Intel based test systems. The Phenom X4 system also had a lower bus speed, due to Intel's move to the 1,333MHz bus."
Soviel zu den 3fps.
Was mich aber interessieren würde:
Wie ausgereift ist der RD790? Also gibts den schon im Handel, gibts benches?
Soviel zu den 3fps.
Was mich aber interessieren würde:
Wie ausgereift ist der RD790? Also gibts den schon im Handel, gibts benches?
Solange der Serverschipsatz einen PCIe-16 Slot für die Graka bereithält dürfte das unwesentlich sein. Verschiedene Platformen/Chipsätze liefern da praktisch immer die gleiche Leistung, zumal man ja selbst mit halbierter Bandbreite beim PCIe immer noch ganz gut hinkommt. Selbst der reg-Ram auf den Barcelona-Plattformen dürfte nur niedrige einstellige Performacepunkte kosten.
Wie man durchaus auch schon aus den Spec-Daten lesen konnte wird jedenfalls ein K10-Core bei gleichem Takt bei 32bit Apps einen Core2-Core nicht zerlegen, sondern allenfalls gleichwertig sein, soviel ist sicher IMHO. Bei reinen 64bit Apps könnte das etwas anders aussehen, und hier liefert Crysis ja auch ganz gutes Bench-Material. Solange die meisten noch mit einem 32bit OS unterwegs sind, wird das aber kaum jemanden interessieren.......
Solange AMD so schmallippig bleibt bei Ihren Phenoms, braucht sich doch wirklich niemand zu wundern, dass eben die Info-Bröckelchen zusammengesucht werden, die halt da sind. Wenn halt ein ES irgendjemandem ohne NDA in die Hände fällt, dann ist das im Info-Zeitalter halt so, dass eben irgendwie getestet wird und das auch rausleckt.......
.
EDIT :
.
Der Speicher könnte also in der finalen Version 6,666% schneller laufen, als er es in dem Test gemacht hat. Na, da bin ich mal gespannt, was das tolles ausmachen wird.......
Der letzte Satz des Zitats ist ja nun wirklich völlig Käse. Was hat Intels schnellerer FSB zu tun mit dem Takt des HT-links beim Phenom?
Zuletzt bearbeitet:
Bobo_Oberon
Grand Admiral Special
- Mitglied seit
- 18.01.2007
- Beiträge
- 5.045
- Renomée
- 190
Wobei der Intel FSB mit 1333 zusätzlich noch den Speicherbus-Traffic aufnehmen muss, während AMD mit seinem HyperTransport bei 16 Lanes und 2x 1000 MHz seit HyperTransport 1.0 die Stange mit der Bandbreite der CPU-Anbindung ziemlich hoch gesetzt hatte.
Frage der Bandbreiten
Intel FSB 1333 = 1333 MHz x 64 Bit Busbreite = 85.312 MBit/s = 10.664M Byte/s (Bus = Datenverkehr für "Hin" und "Rückweg"!)
AMD HyperTransport 1000 = 2x 1000 MHz x 16 Lanes = 32.000 MBit/s = 4.000 MByte/s (pro Richtung!)
Aber: Auch wenn Intel PC3-8500 = 8.500 MByte/s in das System bekommt, wird die zur Verfügung stehende Gesamtbandbreite NICHT höher werden. Zudem können die Daten nicht Isochron übertragen werden (Isochron = Zeitgleich). Dafür kann mit dem Intel FSB gegebenenfalls für eine Anfrage diese 10.664 MByte/s quasi "vollständig" nutzen.
Bei einem AMD K8/K10 hingegen kann man stumpf die Speicherbandbreite hinzuaddieren. Das macht in der Summe: 4 Gigabyte/s (Datentraffic zur CPU) + PC3-8500 = 8,5 Gigabyte/s + 4 Gigabyte/s (Datentraffic aus der CPU heraus). Das macht in der Summe plötzlich mehr als 16 GB/s in einem derzeitigen K8-System, auch ja ... alles isochron natürlich.
Wenn der K10-Phenom hingegen sogar auf einem HyperTransport 3.0 System zum Einsatz kommt, dann ist die CPU-Bandbreite nochmals höher.
Der Witz an HyperTransport 3.0 ist aber nicht nur die höhere Bandbreite an sich, sondern die deutlich agressivere Prefetchlogik dahinter. Selbst bei einem Takt von 2x 1000 MHz ist HyperTransport 3.0 "schneller" als HyperTransport 1.0/2.0.
Soviel zum scheinbar so langsamen HyperTransportLink ...
MFG Bobo(2007)
Zuletzt bearbeitet:
Ich hoffe, die Bandbreiten sind irgendwie höher als 4 kB/s bis 10,6 kB/s.......
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Wie schon erwähnt, das Intel Logo ist da mit dabei ... Intel hat da 2 Entwickler auf eigene Rechnung zum Hersteller geschickt.
Irgendwo hab ich dann gelesen, dass die v.a. an der MutliCore Unterstützung gefeilt haben. Das nützt einem Phenom mit den 4 Kernen auch, aber ich bin mir sicher, dass da auch noch genügend Intel spezifische Sachen drin sind, wer weiss ...
Womit sich wieder bewahreiten würde .. der beste Chip nützt nichts, wenn er miserablen Code vorgesetzt bekommt.
Im Falle von Crysis ist es sicher nicht miserabel, aber Intel CPUs bekommen quasi ein 5 Sterne Menü, während AMD mit ner Currywurst abgespeist wird ^^
@HT speed:
Laut screenshot sinds 1,6 GHz, deutet zumindest stark auf HT3 hin
Womit AMD noch besser werden könnte ist DDR2-1066. Nachdem das sogar in den aktuellen Barcelona BIOSen einstellbar ist, nehme ich doch mal stark an, dass das auch beim Phenom so ist ^^
Nachdem Crysis auch alle Kerne auslastet, wird das Speicherinterface sicherlich auch zum Anschlag hin ausgereizt werden, d.h. es könnted ein paar % mehr Mehrleistung als üblich bringen.
ciao
Alex
Zuletzt bearbeitet:
G
gast0972
Guest
Gab's da nicht mal was @ Compiler, der ebenbürtige AMD CPUs benachteiligte? Vielleicht etwas in der Art.
Ähnliche Themen
