News Intel will die X86-64 ISA bereinigen

User-News

Von E555user

Hinweis: Diese "User-News" wurde nicht von der Planet 3DNow! Redaktion veröffentlicht, sondern vom oben genannten Leser, der persönlich für den hier veröffentlichten Inhalt haftet.
Auf der Intel-Webseite wird um Kommentare für eine geplante Reduktion der ISA für X86-64 gebeten. Intel plant hierbei "sein" Intel64 um viele Altlasten aus den Anfängen von X86 zu bereinigen. Erwartungsgemäss vermeidet man bei Intel die Anerkennung der Uhrheberschaft von AMD zu den 64bit Erweiterungen, AMD selbst respektive AMD64 bleibt unerwähnt.

Auf der Webseite findet sich ein PDF, welches über die aus Sicht von Intel nun obsoleten Instruktionen informiert. Wesentlich ist vorallem, dass die künftigen CPUs nur mehr von einem 64bit OS gestartet werden könnten und ehemalige OS nicht mehr kompatibel wären, das Startverhalten wird vereinfacht.
figure-1.png


Ebenso würde auf Abwärtskompatibilität von 16/32bit zur Laufzeit verzichtet, die Empfehlung ist hierfür auf entsprechende Virtuelle Maschinen auszuweichen. Reine 32bit Applikationen im Usermode sollen wohl weiterhin auf einem 64bit OS auführbar beiben.

Man erwartet folgende Verbesserungen
  • Vereinfachtes Segmentieren in 64-Bit von 32-Bit-Anwendungen, entsprechend moderner OS
  • Entfernung von Ring 1 und 2 (die von moderner Software nicht genutzt werden) und veralteter Segmentierungsfunktionen wie Gates (A20)
  • Abschaffung der Unterstützung für 16-Bit-Adressierung
  • Eliminierung der Unterstützung für Ring 3 I/O-Port-Zugriffe
  • Abschaffung der veralteten CPU gesteuerten String-Port-I/O
  • Eingeschränkte Funktion des lokalen Interrupt-Controllers (APIC) auf "many core" X2APIC und Entfernung des Support für 8259
  • Entfernung unbenutzter Betriebssystemmodus-Bits
Bzw. etwas ausführlicher die Liste der vorgeschlagenen Änderungen
Changes in X86-S ISA consist of:
  • restricting the CPU to be always in paged mode
  • removing 32-bit ring 0, as well as vm86 mode.
  • removing ring 1 and ring 2
  • removing 16-bit real and protected modes
  • removing 16-bit addressing
  • removing fixed MTRRs
  • removing user-level I/O and string I/O
  • removing CR0 Write-Through mode
  • removing legacy FPU control bits in CR0
  • removing ring 3 interrupt flag control
  • removing obsolete CR access instruction
  • rearchitecting INIT/SIPI
  • adding a new mechanism to switch between 4- and 5-level page tables
  • removing XAPIC and only supporting x2APIC
  • removing APIC support for 8529
  • removing the disabling of NX or SYSCALL or long mode in the EFER MSR
  • removing the #SS and #NP exceptions
  • supporting a subset of segmentation architecture, with the following conditions:
    • restricted to a subset of IDT event delivery
    • base only for FS, GS
    • base and limit for GDT, IDT, and TSS
    • no limit on data or code fetches in 32-bit mode (similar to 64-bit)
    • no AR or unusable selector checking on CS, DS, ES, FS, and GS on data or code fetches in any mode
    • restricted support for far call, far return, far jump, and IRET (like FRED).
 
Zurück
Oben Unten