News AMD Zen 4 "Genoa" mit bis zu 96 Kernen?

[pipin]

AMD hat noch nicht einmal die Serverprozessoren der dritten Generation Epyc mit dem Codenamen “Milan” auf Basis von Zen 3 offiziell vorgestellt – auch wenn diese bereits seit dem letzten Jahr ausgeliefert werden – da gibt bereits weitere Bestätigungen zu Gerüchten über dessen Nachfolger mit dem Codenamen Genoa und Zen 4.

(…)

» Artikel lesen

 

[Ramius]

Interessante Konstellation. Kann mir aber nicht so ganz vorstellen, dass der Chip dann aus 12 Chiplets bestehen wird. Ich denke da wird AMD in ein Chiplet eher 2 x 8 Prozessoren packen und so dann einen Chip aus 6 Chiplets aufbauen. Zudem es dann auch einfacher wäre einen Chip mit 128 Kernen aufzubauen.

 

[enigmation]

Wollte ich auch grad fragen: Ist es denn gesetzt, dass das Ding dann aus 12 Chiplets bestehen muss?

Im letzten Absatz fehlt wahrscheinlich eine Jahreszahl?!

Den Bereich HPC besetzt AMD im Jahr mit der Milan-Variante Trento

 

[pipin]

Wollte ich auch grad fragen: Ist es denn gesetzt, dass das Ding dann aus 12 Chiplets bestehen muss?

Im letzten Absatz fehlt wahrscheinlich eine Jahreszahl?!

Den Bereich HPC besetzt AMD im Jahr mit der Milan-Variante Trento

Ja, 2021. Danke.

Eine Meldung zu Trento hab ich hier noch auf Halde liegen.

 

[Berniyh]

Interessante Konstellation. Kann mir aber nicht so ganz vorstellen, dass der Chip dann aus 12 Chiplets bestehen wird. Ich denke da wird AMD in ein Chiplet eher 2 x 8 Prozessoren packen und so dann einen Chip aus 6 Chiplets aufbauen. Zudem es dann auch einfacher wäre einen Chip mit 128 Kernen aufzubauen.

Macht die Chiplets halt größer, also das ganze Produkt tendenziell wieder teurer. 12C wäre da noch eher denkbar, zumal das auch besser zu den (dann vermutlich) gesteigerten Anforderungen im Consumerbereich passen würde.
Ich würde aber dennoch auf 12x8C wetten.

 

[Salutos]

1,5x bei (Kontakten, Speicherinterface, Anzahl CPU-Chiplets, Verbrauch) das geht auch mit 7nm, dazu braucht es kein 5nm.
Bei einer 5nm Fertigung würde ich eher vermuten, dass das 1,5x im Chiplet stattfindet -> 12 Cores pro Chiplet
Die 7nm Fertigung wird allerdings bis 2022 wohl noch deutlich günstiger, weiter gereift und läßt dann auch mehr Takt zu. Eine bessere Marge kommt noch obendrauf.
Und vorneweg sind sie mit diesem Leistungsdaten eh im Serverbereich.

 

[pipin]

1,5x bei (Kontakten, Speicherinterface, Anzahl CPU-Chiplets, Verbrauch) das geht auch mit 7nm, dazu braucht es kein 5nm.
Bei einer 5nm Fertigung würde ich eher vermuten, dass das 1,5x im Chiplet stattfindet -> 12 Cores pro Chiplet

Jetzt wollte ich bei CBase schon drauf antworten.

Imo wird der Die auch durch andere Sachen größer werden. Denk mal an Trento, der schon AI-Beschleuniger bekommen soll und an diverse Interconnects. Das wird alles auch Fläche brauchen.

Auf Twitter sind schon Angaben zur Package-Größe unterwegs:

https://twitter.com/x/status/1366058126928187394

 

[Salutos]

Milan 58.5 mm × 75.4 mm (4411mm²) und Genoa 72mm x 75.4mm (5429mm²) 1000mm² mehr bei Genoa. Wenn jetzt noch in 5nm gefertigt würde, was will AMD zusätzlich in die CPUs packen? Kann mir auch nicht vorstellen, dass Anfang 2022 genügend 5nm Fertigungskapazitäten zur Verfügung stehen, um fett in den Markt zu gehen. Ich glaube die bleiben bei einem verbesserten 7nm Prozess.
Dass der SP5 so riesig ist, ist eher der Zukunft geschuldet.

 

[Peet007]

Acht Kerne hat AMD schon seit 2013. Die APU wurde von 4 auf 8 Kerne vergrößert, es spricht nichts dagegen wenn man statt 2 nur einen größeren Chiplet hatt mit nur einem großen L3. Der würde dann auch mehr Spielraum für die Datenpufferung zulassen.

Wenn man betrachtet wieviel Kerne Intel um den L3 herumgebaut hat, ist das eigentlich schon überfällig. Der kleinste Desktoableger wird dann ein 8 Kerner werden und dann sogar in zweier Schritten bis 16 Kerne hoch gehen.

 

[MagicEye04]

Die 7nm Fertigung wird allerdings bis 2022 wohl noch deutlich günstiger,

So lange TSMC ausgebucht ist und die Kunden Schlange stehen, kann ich mir das nicht vorstellen. Die Kosten für TSMC mögen sinken, die Preise werden sich trotzdem eher nach Angebot und Nachfrage richten.

 

[Salutos]

Die 7nm Fertigung wird allerdings bis 2022 wohl noch deutlich günstiger,

So lange TSMC ausgebucht ist und die Kunden Schlange stehen, kann ich mir das nicht vorstellen. Die Kosten für TSMC mögen sinken, die Preise werden sich trotzdem eher nach Angebot und Nachfrage richten.

Mir ging es dabei weniger um die Endverbraucherpreise, sondern eher um AMDs Marge.

 

[MagicEye04]

Die Endverbraucherpreise habe ich dabei ebenfalls nicht im Blick gedacht, sondern was AMD zahlt. Oder haben die fixe Preise für viele Jahre?

 

[sompe]

Selbst wenn dann würde die Produktion für sie nicht billiger werden sondern sich der Gewinn für TSMC nur vergrößern.

 

[pipin]

So lange TSMC ausgebucht ist und die Kunden Schlange stehen, kann ich mir das nicht vorstellen. Die Kosten für TSMC mögen sinken, die Preise werden sich trotzdem eher nach Angebot und Nachfrage richten.

Es wurde doch letztes Jahr kolportiert, dass man die Waferpreise erhöhen wollte. Ob das nur für Neukunden gilt und wie lange die Vereinbarungen zwischen TSMC und AMD gelten - keine Ahnung.

 

[Salutos]

Naja, solange AMD mehr verkaufen könnten als sie von TSMC bekommen ist die Marge zwar nicht egal aber eher sekundär.

 

[MagicEye04]

Selbst wenn dann würde die Produktion für sie nicht billiger werden sondern sich der Gewinn für TSMC nur vergrößern.

Wenn sie komplette Wafer kaufen - wovon ich ausgehe - dann würde mit normalerweise stetig sinkenden Defektdichten mehr funktionsfähige Chips rauskommen. Also unterm Strich doch mehr Gewinn.

 

[Ramius]

die Defektdichte sinkt aber nicht permanent. Die sinkt nur bis sie ein bestimmtes Niveau erreicht hat und dann bleibt sie dort stagnierend.

 

[WindHund]

Selbst wenn dann würde die Produktion für sie nicht billiger werden sondern sich der Gewinn für TSMC nur vergrößern.

Wenn sie komplette Wafer kaufen - wovon ich ausgehe - dann würde mit normalerweise stetig sinkenden Defektdichten mehr funktionsfähige Chips rauskommen. Also unterm Strich doch mehr Gewinn.

Wiki kennt nicht mal alle Ryzen Modelle.
Also die Selektion nimmt unabhängig ihren Lauf.

 

[MagicEye04]

die Defektdichte sinkt aber nicht permanent. Die sinkt nur bis sie ein bestimmtes Niveau erreicht hat und dann bleibt sie dort stagnierend.

So lange der Prozess optimiert wird, sinkt sie. Jedes % bedeutet doch zusätzlichen Gewinn ohne nennenswerte Investitionen.
Ja, wenn ein Prozess nach einigen Jahren bei 99,9% Yield ist, dann erwarte ich auch keine wesentliche Verbesserung mehr.
[automerge]1614714732[/automerge]

Also die Selektion nimmt unabhängig ihren Lauf.

Ja klar, die macht AMD mit Sicherheit selbst.

 

[Ramius]

die Defektdichte sinkt aber nicht permanent. Die sinkt nur bis sie ein bestimmtes Niveau erreicht hat und dann bleibt sie dort stagnierend.

So lange der Prozess optimiert wird, sinkt sie. Jedes % bedeutet doch zusätzlichen Gewinn ohne nennenswerte Investitionen.
Ja, wenn ein Prozess nach einigen Jahren bei 99,9% Yield ist, dann erwarte ich auch keine wesentliche Verbesserung mehr.

Wenn man eine Idee hat wie man den Prozess optimieren kann, dann kann das zu sinkenden Defekten führen. Und 99,9% Yield ist eine Utopie. Das wird man nie erreichen.

 

[MagicEye04]

Wenn man eine Idee hat wie man den Prozess optimieren kann, dann kann das zu sinkenden Defekten führen. Und 99,9% Yield ist eine Utopie. Das wird man nie erreichen.

Da finden sich immer wieder Ideen, es gibt Tausende Stellschrauben. 99,9% hatten wir real. 200mm, alter Prozess, relativ kleine Chips. Schon geht das.

 

[sompe]

Selbst wenn dann würde die Produktion für sie nicht billiger werden sondern sich der Gewinn für TSMC nur vergrößern.

Wenn sie komplette Wafer kaufen - wovon ich ausgehe - dann würde mit normalerweise stetig sinkenden Defektdichten mehr funktionsfähige Chips rauskommen. Also unterm Strich doch mehr Gewinn.

Mal eben davon ausgehen ist aber ein grundsätzliches Problem denn meines Wissens nach gibt es prinzipiell beide Formen und wir wissen alle nicht zu welcher Verrechnungsvariante sich AMD entschieden hat.
Des weiteren dürfte bei den kleinen Chiplets die Ausbeute schon recht früh ziemlich gut gewesen sein. Wo wenig ist kann wenig ausfallen und Totalausfälle betreffen eine deutlich geringere Chip und damit Wafer Fläche.
[automerge]1614717699[/automerge]

So lange der Prozess optimiert wird, sinkt sie. Jedes % bedeutet doch zusätzlichen Gewinn ohne nennenswerte Investitionen.

Das ist so nicht richtig.
Der Prozess optimiert sich nicht von selbst, die Optimierung erfordert natürlich weitere Entwicklungsarbeit und der veränderte Vertigungsablauf müßte am Ende auch qualifiziert werden bevor es für die reguläre Produktion losgelassen werden kann. Es könnte sogar sein das Optimierungen außen vor bleiben müßten weil dadurch Produkteigenschaften verändert werden, was wiederum eine erneute Qualifizierung der Chips bei den Kunden des Kunden erfordern würde.
Das Thema ist recht kompliziert und weitreichender als man glaubt.