AMDs "Excavator" - 4. Modul Generation Spekulation

[hot]

Der Bezug zu Excavator waren ursprünglich die Fertigungsprozesse und Tapeouts.



ndrs
Die Dinger mussten sich nur tragen, mehr war nie das Ziel. Mit minimalem Aufwand die Kosten decken, bis was "Ordentliches" da ist.

 

[Emploi]

Trotz alle dem, als interesierter Leser sehe ich, ist dieser Faden wieder einmal voll mit Offtopic gezülze!

 

[blub0815]

@Emploi
Und dein "gezülze" trägt dazu bei, du Held!
Hätte es nicht gereicht einfach nur beim Mod petzen zu gehen?

 

[isigrim]

Excavator-Support (aka bdver4) in GCC4.9
Damit dürfte dann auch das Gerede um "Keine dicken Kerne mehr nach Steamroller" hoffentlich verstummen.

The bdver4 / Excavator scheduling is similar to bdver3 and there's also still three pipelined FP units and two integer units.

Weitere Infos.

 

[BogusBogmeyer]

AMD Prozessor Excavator unterstützt Intels AVX2 Befehle.

Falls noch nicht bekannt, was ich aber bezweifle. ^^" Sorry wenn's schon genannt wurde.

 

[Opteron]

AMD Prozessor Excavator unterstützt Intels AVX2 Befehle.

Falls noch nicht bekannt, was ich aber bezweifle. ^^" Sorry wenn's schon genannt wurde.

Hast Du die Meldung ganz gelesen?

Der Quellcode der GCC listet, wie Planet3D Now aufzeigt

 

[BogusBogmeyer]

Bin grad auf Nachtschicht und hab's nur überflogen, sorry

 

[Opteron]

Haha, ja kein Problem, ist ja nicht schlimm. Fand es nur witzig

 

[gruffi]

Wobei man da vorsichtig mit konkreten Details sein sollte. Das schaut doch noch sehr nach Copy&Paste aus, um erst mal generellen Excavator Support hinzuzufügen.

 

[Opteron]

Wobei man da vorsichtig mit konkreten Details sein sollte. Das schaut doch noch sehr nach Copy&Paste aus, um erst mal generellen Excavator Support hinzuzufügen.

Klar, deswegen redet auch keiner von den Details

 

[gruffi]

Naja, Phoronix schon. isigrim hatte das ja zitiert. Damit sollte man halt erst mal vorsichtig sein.

 

[Opteron]

Achso, Du meintest das Scheduling? Stimmt, ja, da sollte man auch noch nicht drauf schließen, wer weiss was noch kommt.
Apropos: Ich will jetzt endlich wissen ob/wieviel mehr Befehle der BDver3 durch die AGLUs schleußen kann.^^

 

[gruffi]

Da musst du wohl auf den SOG warten.

 

[Atombossler]

Carrizo mit Excavator Kernen und DDR3 für 2015. Roadmap leak.
computerbase.de
Auch 2015 kein neuer FX.

 

[FredD]

Bringt nicht viel neues, siehe auch AMD Roadmaps und Marketing

Man könnte jetzt spekulieren, dass Carrizo von high density libs profitieren wird, evtl. von noch einigen Dingen auf der Prozess-Ebene.
Zur Excavator Architektur aber noch keine neuen Infos.

 

[unl34shed]

Sieht interessant aus, aber ich sehe da ein Paar dinge etwas zwigespalten
- 65W TDP
- FM2+ kompatibel
- DDR3

Ich würde an AMDs stelle alles auf eine Karte setzen einen Neuen Sockel mit DDR4 oder GDDR5 Module (auftragsfertigung bei Patriot oder von wem war nochmal der AMD RAM?) und die APUs bis auf 150W TDP aufblasen. Und AM3+ und FM2+ einstampfen und nurnoch einen Sockel weiter pflegen für den Desktopmarkt.

Ein FX6+7770 in einer APU, das wäre mal eine Hausmarke und die APU wäre für 80% der Bevölkerung mehr als ausreichend.

 

[Opteron]

Sieht interessant aus, aber ich sehe da ein Paar dinge etwas zwigespalten
- 65W TDP
- FM2+ kompatibel
- DDR3

Ich würde an AMDs stelle alles auf eine Karte setzen einen Neuen Sockel mit DDR4 oder GDDR5 Module (auftragsfertigung bei Patriot oder von wem war nochmal der AMD RAM?) und die APUs bis auf 150W TDP aufblasen. Und AM3+ und FM2+ einstampfen und nurnoch einen Sockel weiter pflegen für den Desktopmarkt.

Ein FX6+7770 in einer APU, das wäre mal eine Hausmarke und die APU wäre für 80% der Bevölkerung mehr als ausreichend.

Die 65W sind schon vorher irgendwo durchgesickert. Ist jetzt die Frage, ob das ne Bestätigung ist, oder ob der Folien-Fälscher das einfach übernommen hat *G*

Ansonsten normal .. AMD macht kleine Schritte. Dass da kein DDR4 kommt, wundert erstmal nicht, die FM2+-Kompatibilität war damit klar. Aber man kann darauf hoffen, dass es plötzlich nen FM3 gibt, in dem die neuen APUs passen. Halt wie damals mit AM2+ <> AM3.

 

[amdfanuwe]

Ein FX6+7770 in einer APU, das wäre mal eine Hausmarke und die APU wäre für 80% der Bevölkerung mehr als ausreichend.

Ein Llano ist für mehr als 80% ausreichend. Die restlichen 20% wollen Power und da reicht ein FX6+7770 nicht.
Ergo: sehr kleiner Kundenkreis -> lohnt sich nicht für AMD

 

[tex_]

Wir reden hier über eine APU die voraussichtlich 2015 erscheint. Da dürfte es schon 20nm GPUs geben, eine Leistung auf Höhe der 7770 dürfte dann Verhältnismäßig auch nur ungefähr da liegen wo Llano damals war. 6 Kerne sollten mit dem nächsten Shrink auch locker drin sein. 65W hört sich aber sehr danach an, dass nicht auf mehr CPU und GPU Cores gesetzt wird.
Der Steamroller Nachfolger wird also vermutlich auf einen anderen Fertigungsprozess setzen, sonst halte ich den Sprung von 95 auf 65 W TDP ohne Performanceverluste für fast nicht möglich. Die CPU Cores sollen ja auch neu sein, also ist ein einfacher Shrink auch eher auszuschließen. Damit wäre eine Möglichkeit der Sprung auf 20nm bulk und AMD nimmt die Flächenvorteile als Einsparung mit. Die andere wäre dass man z.b. 28nm FDSOI nutzt, das würde erklären, warum man nicht mehr Funktionseinheiten verbauen möchte, aber trotzdem in der Effizienz gut zulegen kann.

Einen FX Nachfolger halte ich deswegen allerdings nicht für unmöglich. AMD will vlt. nur nicht schon 2 Jahre vorher groß Ankündigungen für eine dann neue Plattform machen. Man weiß ja auch nichts über einen Excavator Nachfolger, obwohl es mit großer Sicherheit einen geben wird. Wenigstens die APUs wollen auch mit neuen CPUs versorgt werden und für Semicustom ist es auch gut, wenn man hier Optionen zum anbieten hat.

 

[Alter Sack]

Zwei Plattformen für´n Desktop zu pflegen, halte ich für AMD als zu teuer.
Ein FM3 mit DDR4 und neuer SB wäre schon ausreichend.
Über die konfigurierbare TDP könnte man auch an mehr Leistung kommen
und dass, ohne auf Stromsparmodi verzichten zu müssen.
Für Excavator wird es, nach allem was hier so zu lesen ist, beim selben Fertigungsprozess bleiben
in dem auch die SR-Derivate gefertigt werden. Bleibt die Hoffnung, dass AMD die Module/Kerne selbst ausbaut (z.B: 2M/4C/8Threads).
Ein solches Szenario wäre für mich persönlich schon mehr als ich zu erwarten wage und ein Kaufgrund.

 

[JVLebbink]

Ich erwarte bei Excavator eigentlich vor allem AVX2. Dass AVX2 implementiert wird ist ja eigentlich schon bekannt. Die frage ist vor allem wie wird dass implementiert. Wird AMD dass mit zwei pipelines machen wie jetzt oder mit vier pipelines. Das erste ist einfacher zu regeln, dass zweite könnte benutzt werden um dass heutige SSE und AVX zu beschleunigen. (Einen Kern -eine halbe Module- kann die heutige FPU für ungefähr 80% auslasten, bei 2 kerne ist dass dann maximal 100% und vermisst Mann die restlichem 60%.) Ich erwarte dass erste hoffe auf dass zweite.

AMD könnte AVX2 auch mit die heutigen pipelines implementieren und der Decoder für Instruktionen AVX2 auf AVX mappen lassen, die haben aber 'more performance' gesagt und AVX2 bietet ja mehr leistung wenn Mann dass auch in die pipelines implementiert.


-----
Ich entschuldige mich für meinem Deutsch, bin Niederländer.

 

[Opteron]

Wird AMD dass mit zwei pipelines machen wie jetzt oder mit vier pipelines.

Hallo und herzlich Willkommen im Forum
Zum Pipelinethema hatten wir schon letztens eine Meldung:

AMD in Zukunft mit 256-Bit-FPU-Pipelines - Planet 3DNow!

Kurze Zusammenfassung: AMD hat ein neues CPUID-Kürzel "FP256" eingeführt. In dessen Beschreibung steht, dass 256bittige AVX-Befehle in zukünftigen Prozessoren nicht mehr in zwei 128bit Befehle zerlegt werden, sondern einzeln aber mit voller 256bit-Breite abgearbeiten werden. Ergo wird es 2x256 Bit-Pipelines geben, keine 4x128.

Ist auch in Hinblick auf die Decoderbandbreite vorteilhaft. 4x128 wären sicherlich flexibler, aber nachdem man die FPU gerade erst auf Diät gesetzt hat, und eine Pipeline bei Steamroller entfernt, wird man das Design so lassen. Mehrere Pipelines sind ziemlich schwer zu verwalten, das gibt sehr viele Nachteile im Scheduler (wird komplexer) und im Forwarding-Network. Solche Einzelheiten sieht man aber sehr oft nicht.

 

[JVLebbink]

dass 256bittige AVX-Befehle in zukünftigen Prozessoren nicht mehr in zwei 128bit Befehle zerlegt werden

Ich muss mich selber korrigieren: Ich dachte dass AVX2 erst 256 bits waren, aber AVX hat schon 256bits Registers.

Für piledriver denke ich dann mal 256bit breites AVX und eine extra INT pipeline (oder die zwei AGUs werden allgemeiner).

[offtopic]
Früher oder später (post-excavator) denke ich dass AMD die ganze Module-Architektur im Mülleimer wirft und die INT und FPU pipelines kombiniert. (So wie Intel dass macht seit Nehalem, aber AMD noch nie gemacht hat). Die wichtigste heutige Software (ich meine Javascript) benutzt den FPU ja immer mehr, und dass hin und her schieben von FPU zum INT pipeline und zurück ist auch nicht umsonst. Dass Module design hat ja auch den Nachteil dass immer ein ganzes Module aktiv sein muss auch wenn nur einen integer-kern benutzt wird. Dass kostet strom.
[/offtopic]


J

 

[tomturbo]

OMG nicht schon wieder eine Moduldiskussion, die hatten wir erst 10000x

Ein Modul ist ein Kern auf dem 2 Threads fast vollkommen unabhängig laufen können.
War mehr bringt als SMT aber weniger als ein vollständiger Kern.
Für den Preis ein wenig mehr Transistoren zu brauchen.

Das Modulkonzept hat viele Vorteile und wenig Nachteile.
Belassen wir es dabei.

 

[Markus Everson]

OMG nicht schon wieder eine Moduldiskussion, die hatten wir erst 10000x

Wenn Du es ernst gemeint hättest dann wäre Dein Posting an dieser Stelle zu Ende gewesen.