News IBM stellt Power10-Prozessor mit PCI-Express 5.0 und DDR5 vor

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
24.385
Renomée
9.729
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2023
Zu Beginn der heute startenden HotChips 32 hat IBM den POWER10-Prozessor vorgestellt, der in 7nm bei Samsung gefertigt wird und neben PCI-Express 5.0 auch DDR5-Speicher unterstützt. Er besteht aus 18 Millliarden Transistoren, die sich auf eine Chipfläche von 602 mm² verteilen. Im Single Chip Module (SCM) kommen 15 und im Dual Chip Module (DCM) 30 Kerne pro Sockel zum Einsatz. Diese takten im SCM bis zu 4,0 GHz und beim DCM mit bis zu 3,5 GHz. Erste Server mit diesen Prozessoren werden für die zweite Jahreshälfte 2021 erwartet.

(…)

» Artikel lesen
 
Hat jemand Zahlen dazu wie "effektiv" eigentlich SMT8 gegenüber SMT2 ist ?

Ich mein - selbst bei zweifach paralleler Ausführung ist doch die Kernauslastung eigentlich recht gut oder etwa nicht (Sonderfälle mal aussen vor) ?

Bei Intel/AMD Desktop rechner hab ich was im Kopf, dass SMT im Regelfall so 30% bringt und nur selten deutlich mehr (Sonderfälle eben).
 
Also ich denke eher das die SMT8 zur Sicherheit dient. Damals haben die Softwareentwickler wegen Meldown und Spectre mehr Mitspracherecht bei der Hardwareentwicklung gefordert. Bis zu 8 Pipelines pro Kern da kann man die Tasks besser gegeneinander absichern.
 
SMT4 gibt es ja schon seit Power7, SMT8 seit Power8. Deren Vorstellung ist 10-7 Jahre her und dürfte damit nichts mit Meltdown, Spectre und Co. zu tun haben.
Auch Power8 LPARs mit aktuellem AIX 7.2 booten erstmal mit SMT4. Sollte man einen workload haben der von SMT8 profitiert (irgendwas massiv paralleles), kann man dies online aktivieren, ansonsten ist wohl SMT4 der ausgewogenste Betriebsmodus.
 
Wow, intel hat noch nicht mal PCIe4 auf die Reihe bekommen und IBM liegt bereits PCIe5 vor. :o
 
Danke ONH - also 60% scale up von SMT1 auf SMT4...und der größte Teil davon kommt schon von SMT1 => SMT2. Und das ist für low IPC Kerne von Marvell wo der Effekt noch sehr gut funktioniert.
" Performance from 60 to 240 threads increases by roughly 60% which is a nice gain considering the very low area impact of SMT4 on Marvell’s cores. "

Für high IPC-Kerne müsste das nochmal deutlich geringer sein.
"Low-IPC workloads such as databases see a quite big gain in IPC and performance reaching up to 2x for 4 threads. Higher IPC workloads with a smaller data footprint will see more limited benefit to IPC. "
 
Zurück
Oben Unten