Tigerton-Xeons bereits ab nächster Woche?

[NOFX]

Die Kollegen von CNET News.com haben erfahren, dass Intel den Vier-Sockel-Xeon "Tigerton" wohl schon nächste Woche, wahrscheinlich am Dienstag, vorstellen wird.

Der auf der Caneland-Plattform sitzende Tigerton soll den guten Erfolgen des AMD Opteron in diesem Bereich ein Ende bereiten, der bislang ausschließlich mit Xeons der Netburst-Generation bedient wird. Dazu baut der Tigerton auf der Core-Architektur auf und besitzt je vier Kerne, sodass insgesamt 16 Kerne zur Verfügung stehen. Angebunden sind diese über vier unabhängige Frontside-Busse, die bis zum Erscheinen des Nehalem-Kerns mit CSI, den Nachteil gegenüber AMDs serieller Verbindung HyperTransport minimieren sollen.

Danke an nazgul99 und cruger für das Einsenden der Meldung.

<b>Quelle:</b> <a href="http://news.com.com/8301-13579_3-9767602-37.html" target="b">Intel prepping server chip launch event</a>

<b>Link zum Thema:</b>
<ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1183191021">Intel setzt "Tigerton" auf "Barcelona" an
</a></li></ul>

 

[Ette Weder]

Na, da bin ich ja mal auf die Benchmarks gespannt!

 

[fogzone]

es wird sich zeigen wie der xeon skaliert. dürfte wohl trotzdem schwer werden gegen ein 4 sockel opteron system.

 

[gast_003]

Sollte der Barcelona nicht am 10.9. rauskommen?

*aufs Datum schau*
Wat nen Zufall wenn die Tigerton-Xeons wirklich nächste woche kommen...

 

[gyvermn]

intel hat angst vomr K10 ?!?!

 

[RavenTS]

Oh mann, vier mal nen FSB aufm Board routen, das mussn Spass sein...

 

[mtb][sledgehammer]

Oh mann, vier mal nen FSB aufm Board routen, das mussn Spass sein...

Insbesondere 4 mal FSB plus FB-DIMM Kanäle zur Northbridge routen. Schätze mal das es etwa 2500 Pins sind, welche dieser Chip hat; als kleiner Anhaltspunkt der aktuelle Dual Processor Chipsatz:
Intel® 5000P MCH-Chipsatz (Memory-Controller-Hub) - 1432 FC-BGA (Flip Chip Ball Grid Array)

 

[Ragas]

vorallem wird für den Chipsatz keine passive Kühlung reichen, soviel ist mal sicher. Beim Stromverbrauch wird er sich bestimmt unter den stärksten platzieren.

 

[tomturbo]

Die Boards sind da sicher gaaaanz "günstig" von .....

lg
__tom

 

[gast_003]

intel hat angst vomr K10 ?!?!

Würdest du die Netburst MP Xeons gegen die K10 Quadcores antreten lassen wollen?

 

[denjo]

KLAR Netburst

 

[Gast29012019_2]

Also jeder Sockel bei Intel wird einen eigenen FSB haben, die quasi zum NB laufen, und so auf den Speicher zugreifen können. Dementsprechend müßte die Bandbreite von NB zu den Speichern sehr hoch sein.

Und wie ist das bei AMD, jeder Prozessor hat doch einen eigenen Mem-Controller sind diese dann zusammen per HT-Link wie dem Speicher verbunden, oder wie funktionierts hier.

Allerdings scheint es Intel recht eilig zu haben, wenn man im Serverbereich vor CSI jetzt schnell noch nen Quad FSB einfügt. Aber mag ja sein, das man mit dem K10 mitziehen kann.

 

[Ragas]

Und wie ist das bei AMD, jeder Prozessor hat doch einen eigenen Mem-Controller sind diese dann zusammen per HT-Link wie dem Speicher verbunden, oder wie funktionierts hier.

Du sagst es doch schon selbst. jeder Prozessor hat seinen eigenen controller und damit auch seine eigene Anbindung zu seinem Speicher. Natürlich gibt es noch NUMA dadurch kann auch ein anderer Prozessor (über den HT zwischen beiden und den Crossbarswitch) auf den Arbeitsspeicher zugreifen.

 

[Gast29012019_2]

Du sagst es doch schon selbst. jeder Prozessor hat seinen eigenen controller und damit auch seine eigene Anbindung zu seinem Speicher. Natürlich gibt es noch NUMA dadurch kann auch ein anderer Prozessor (über den HT zwischen beiden und den Crossbarswitch) auf den Arbeitsspeicher zugreifen.

Also ohne Numa müßte jeder Sockel eine eigene Speicherbank haben ?

Beim FSB fällts ja weg da alle mit der NB verbunden sind, und sich dadurch gegenseitig und mit dem Speicher kommunizieren können.

Das wäre ja dann nicht nötig, da man bei einem Qaud Sockel System noch mehr Platz verschwenden würde, und so alle Cores auf 1x4 Bänke zugreifen könnten. Sofern ich das richtig verstanden habe.

 

[NOFX]

Mit NUMA hat jeder seine eigenen Speicherslots.

NUMA = non-unified memory architechture

Also kein gemeinsamer Speicher, sondern jeder hat seinen eigenen und kann per HT (ohne Umweg über die NB) auf den Speicher der anderen zugreifen.

 

[gast_003]

KLAR Netburst

Ab 4 CPUs hat Intel auf dem x86er Markt derzeit nur Netburst Prozessoren. Bis 8 Kerne kann man zwar derzeit durch die Quadcores mit der Core2 Architektur mitziehen aber beim K10 kann man auch diesen Punkt vergessen.