Windhund, K9, Was sagt der Teesatz? Wer petzt?

[jensibensi]

Original geschrieben von Pappy
Totaler Unsinn, den du da schreibst. Noch bis zum Herbst letzten Jahres hatte AMD die Performancekrone bei den Desktopprozessoren auf. Die Mobile- CPU's brauchen sich auch nicht zu verstecken.

Der letzte Herbst ist schon fast ein 3/4 Jahr her und seit AMD nicht mehr die Performancekrone hat gewinnt es auch keine Marktanteile mehr hinzu, sonder verliert wieder leicht. Mit dem Marktanteil von 19% bis 20% hat AMD jetzt mehrere Quartale hintereinander Verlust gemacht. Kommt die Perfpmancekrone nicht zurück wüßte ich nicht, warum AMD wieder Marktanteile gewinnen sollte. Als Alternative könnrte natürlch wieder die weltweite Konjunktur anspringen, sieht aber auch nicht danach aus.

Außerdem muß AMD bei ungefähr gleicher Leistung der Prozessoren auch noch deutliche Preisabschläge machen um diese Markanteile zu behaupten. Aktuell bei Alternate

AthlonXP 3200+: 359 EUR
P4 3.2GHz: 669 EUR

AMD muß also ca. doppelt so viele CPUs verkaufen um den gleichen Umsatz zu machen.

Original geschrieben von Pappy

... aber mit Sicherheit wird AMD nicht so einfach geschluckt werden

Das geht schneller als man denkt, isbesondere bei amerikanischen Unternehmen. Noch ein paar Quartale mit Verlust und die Aktionäre wären bei eine Übernahme Gewinner.

Ciao Jensibensi

P.S. Dies bedauere ich sehr, in meinen PCs zuhause, meinem Laptop und in meiner Firma werkeln nur Athlons, deswegen bin ich trotzdem nicht blind für die finanziellen Probleme die AMD hat.

 

[i_hasser]

Na der Opteron hat AMD ja nochmal ganz schön Chancen verschafft - auch ohne Performance Krone

 

[greyhound]

Dazu muß ich nach langer abstinenz auch mal meinen Senf abgeben

@Bokill


Welche Infos sind nun weiter bekannt?

Keine Ahnung, und wenn ich etwas wüßte dann würde ich es euch nicht verraten. Ich bin mir nicht mal sicher ob der K9 wirklich so heißt. Schnelle Pferde bzw. Hunde scheinen bei AMD aber ziehmlich beliebt zu sein


Wird der Windhund, K9 ebenso weiter auf der Entwicklungslinie des K7 liegen?
Glaube ich nicht, der K8 ist ja letzlich ein aufgebohrter K7 aber wer weiß. Das Prozessordesign unseres Konkurenten soll schon 8 Jahre auf dem Buckel haben. Deswegen bin auf den P5 schon gespannt wer weiß was Intel alles so in peto hat.

Welche Trends sind denn zur Zeit besonders aktuell?

Laut EEtimes lowk, auf mittlere Sicht high k. Da werden den Prozessingenieuren noch einige graue Haarre wachsen.


Was machen denn die anderen CPU- Schmieden?

Ich habe gehört das Transmeta große Probleme mit der Implementierung des 0,13 nm Prozess hat. Sind scheinbar nicht die einzigen siehe UMC. Ansonsten werden sich die meisten Hersteller in Nischen zurückziehen, ansonsten Pleite gehen. Bleibt nur zu hoffen das wir einigen Jahren immer noch zwei Hersteller für den Massenmarkt haben.


Wer arbeitet mit AMD zusammen an dem Projekt?

Ich gehe davon aus das AMD das Design komplett alleine macht. Es gibt so viel ich weiß aber Tools verschiedener Firmen die diese teure Entwicklung unterstützen. Gilt für Simulation etc. Technologisch scheint ja AMD in IBM den richtigen, d.h. in meinen Augen den Ansprüchen genügenden, Partner gefunden zu haben. Schaun wir mal, Spätestens nächtes Jahr wissen wir mehr.


Reicht die Tauglichkeit von 32Bit und 64Bit- Programmen?

Was meinst Du mit Tauglichkeit ?

AMD ausgehend von SSE2 selber die Einheit, um aus der Abhängigkeit von Intel zuHat AMD immer noch einen SSE- Intelclone oder erweitert geraten?

Ich denke SSE 2 wird weiter eine Rolle Spielen da AMd ja audrücklich Indusiefreundliche Entwicklungen unterstützt. Hier bezöge sich das auf einen einheitlichen Standart. Interessant würde es werden wenn sich 3dnow durchsetzen würde. Dann hätte Intel Probleme da ja mit SSE2 die eigene Arichtektur optimiert wird, 3 dnow verträgt ja ein P4 net.

So den Rest der Fragen kann ich net beantworten oder bin zu faul. Is ja auch ziehmlich früh

Zeit für eine Kaffee

 

[jensibensi]

Original geschrieben von intel_hasser
Na der Opteron hat AMD ja nochmal ganz schön Chancen verschafft - auch ohne Performance Krone

Ja das ist die Hoffnung. Leider ist der Servermarkt zwar Margenträchtig, aber in Stückzahlen lange nicht so groß wie der Desktopmarkt. Ich habe noch die Hoffnung, das AMD im Notebookmarkt dank SOI noch ne Schippe drauflegt um zumindest dem Centrino was entgegensetzten zu können. Zum Glück wird der P4 (Prescott) im Notebookmarkt nicht mehr lange viel zu melden haben.

Vielleicht in Campingbussen, Notebook, Campingkocher und Standheizung in Einem

Ciao Jensibensi

 

[i_hasser]

Tja, wenn der Athlon64 auch wie der Opteron nur 40W bei 1.8GHz verbrauchen wird sind die Chancen im Mobile Bereich wirklich groß, der AthlonXP hat da ja auch schon nicht schlecht abgeschnitten...

 

[Nightshift]

Welche Entwicklungslinien könnten sich weiter bilden?

Naja, AMD ist ja bestrebt Server- und
"normale" CPU-Linien zu trennen, also werden da wahrscheinlich noch weitere "auseinander-Entwicklungen" zu erwarten sein. Bringt AMD einfach bessere Margen, und das Geld hat AMD bitter nötig.
Der Notebook-Markt wird mit Low-voltage A64 bedinet werden. Da gibt es mit dem P4M ja einen würdigen Gegner, der nach ähnlichen gedanklichen Kriterien konstruiert wurde.

Wird der Windhund, K9 ebenso weiter auf der Entwicklungslinie des K7 liegen?

Indirekt schon. Er wird das K8-Design perfektionieren und hoffentlich auch sinnvoll erweitern.
So sieht es ja auch im Verhältnis K7 zu K8 aus.
Das K7-Design gewährte einfach verdammt viel Power bei wenig MHz, und da muss AMD auch bleiben, ansonsten müssten sie sehr plötzlich die MHz-Zahlen der Prozessoren in die Höhe treiben.
Es wird also auch ein 32/64-Bit Prozessor, aber wahrscheinlich mit einem deutlicherem Schwerpunkt auf 64 Bit.
Der K10 (eine schöne runde Zahl ) vielleicht dann schon (in etwa 5-6 Jahren) als "echter 64-Bitter"?

Welche Trends sind denn zur Zeit besonders aktuell?

Niedrige Latenzzeiten, hoher Speicherdurchsatz (wie immer), mehr Leistung pro Takt (nun auch bei Intel), alternatives Fertigungsmaterial, und bei AMD zumindest geringer Stromverbrauch
zu letzterem Punkt nochmal genau etwas unter "Fertigung/Material"

Was machen denn die anderen CPU- Schmieden?

Via wird weiterhin bemüht sein das Low-end Segment zu bedienen mit passiv kühlbaren Prozesoren.
Apple ist schon genau wie AMD zu 32/64 Bit-Mischung übergegangen, da scheint schon irgendwo die Zukunft zu liegen.
Die Server-CPU-Schmieden schauen, dass sie nicht unter die Itanium2-Räder kommen, und werden sicherlich noch versuche sich da was einfallen zu lassen. Ein niedrigerer Stromverbrauch wäre doch schon mal was (ich sage nur: 130 Watt).

Wer arbeitet mit AMD zusammen an dem Projekt?

So wie jetzt schon IBM, allerdings erwarte ich schon noch weitere strategische Partnerschaften von AMD. Alleine haben sie immer weniger Chancen gegen Intel, das wissen sie auch selber.
Vielleicht übernimmt IBM AMD auch irgendwann, um den Servermarkt mehr zu dominieren. Das K9-Design wird ja sicherlich auch gut dort ankommen, vielleicht wird der 64-Bit betrieb nochmals verbessert.

Reicht die Tauglichkeit von 32Bit und 64Bit- Programmen?

Kommt drauf an wie die Frage gemeint ist
Es ist sicher, dass 64 Bit Software in größerem Umfang kommen wird. Auch Apple ist den Schritt zu 32/64-Bit gegangen. Es wird sich also anbieten Programme für Apple und den "normalen" PC gleich auch als 64-Bit-Version zu kompilieren und anzubieten.
Linux hat ja jetzt schon einen A64 kompatiblen Kernel, da sind in erster Zeit die meißten Schritte Richtung 64Bit zu sehen.

Hat AMD immer noch einen SSE- Intelclone oder erweitert AMD ausgehend von SSE2 selber die Einheit, um aus der Abhängigkeit von Intel zu geraten?

Mit dem K9 kann es gut dazu kommen, dass AMD versuchen wird den Prozessor flexibler zu gestalten was die Befehlsstruktur angeht. Damit wäre man nicht mehr so stark an Intel gebunden, könnte allerdings gleichzeitg mit Befehlsstrukturen aufwarten die noch Kompatibel sind.

Hat der Yamhill Relevanz, wie antwortet AMD darauf?

Yamhill....die große Unbekannte....für die meißten steht ja schon fest, dass das eine A64 ähnliche Technik sein wird. Aber vielleicht ist es auch nur eine Technik, die der der neuen Itanium gleicht, nur umgekehrt. Dass einfach einige 64-Bit-Befehle ausfürbar sien, dass vielleicht einige Ausführungseinheiten 64Bit breit sind; dass sozusagen 64 Bit "emuliert" wird. (Wobei da natürlich der Geschwindigkeitszuwachs natürlich marginal wäre, es würde nur Kompatibilität hergestellt).

Wieviel Mio/Mrd Transistoren sind zu erwarten bei einer klassischen Diegrösse von 100mm² - 180mm²

Die Frage hat schon einer meiner Vorredner, und sogar mit recht konkreten Zahlen, verdeutlicht. Dabei kommt es aber auch immer auf die Layer einer CPU an. Die Layerzahl dürfte mit wachsender Komplexität noch zunehmen.
Dabei wird es vor allem darauf ankommen, wieviel Cache der K9 haben wird...
2MB? und einen Trace-Cache additiv zum großen 128 KB L1-Cache?
Wann ausserdem steht der Schritt zu 0,65 µ an? Der soll ja schon irgendwann 2005 kommen, halte ich nach bisherigen Schwierigkeiten mit 0,13 µ für unwahrscheinlich. Aber da kommt es dann wirklich auf IBM an, wie sie da AMD unterstützen können, ausserdem hat sich AMD ja auch neuerdings in einem Projekt für Ätz-Maskentechnik engagiert, um so seine Technik zu verbessern. Und welche Probleme wird es nächstes Jahr bei 0,09 µ geben?



meiner Meinung nach auch nicht ganz Unwesentlich:

Fertigung/Material

ja, da kann ich nur mal wieder hierhin verweisen, das zeigt doch schon was so auf dem Plan steht für die nächsten Jahre und Prozessoren.
Die Frage bei FDSOI, NMOS-Transistoren und strained Silicon (letzteres soll ja auch ab dem 0,65 µ Prozess bei Intel zum Einsatz kommen) ist doch, ob diese Techniken problemlos und mit recht geringem Aufwand bei guten Ausbeuten realisierbar sind. Wenn das der Fall sein sollte, dann wäre die Zukunft von AMD schon rosiger. Denn nur damit dürfte es auf längere Sicht möglich sein unter oder knapp bei der Marke von 100 Watt Verlustleistung zu liegen. (was ja manch anderen Prozessorherstellern nicht so zu kratzen schient )
Denn auch wenn AMD die Performancekrone nicht mehr erreichen sollte (was für mich persöhnlich eh nicht so die Rolle spielt), dann hätte AMD immerhin die am einfachsten zu kühlenden Prozessoren.

original geschrieben von Bokill
Sicher ist jedoch in meinen Augen, dass der K9 erst in 3-5 Jahren ansteht, solange dauert es in der Regel um eine CPU von Vorne bis Hinten vollständig neu zu überdenken!

Ich würde da schon zu den 3 Jahren tendieren. Schlieslich hat AMD bei all den Problemen des K8 schon einiges an Problemen für die Zukunft mitbeseitigt, das dürfte auf jeden Fall für die Fertigung stimmen.

nun auf zum Frühstück

 

[Bokill]

Reicht die Tauglichkeit von 32Bit und 64Bit- Programmen?

Was meinst Du mit Tauglichkeit ?

Na ja ich kann mir ein Prozessor vorstellen, der eben nicht 8 und 16 Bit Programme laufen lässt.
So können die bisherigen Biose auch nicht mehr eingestzt werden!

Das nette Gate A20 entfiele dadurch ebenso komplett, wer weiss schon wie viele Transistoren verbacken werden, um dieses Kleinod der Kompatibelität in den modernen CPUs zu verbacken!?

Zur Zusammenarbeit habe ich im Opteronzukunftsthread ein Kommentar von AMD platziert!
Es gibt einen wesentlichen Grund weswegen AMD quasie niemals aufgekauft wird- Intel.
Wer will freiwillig Intel als Konkurrenten haben, selbst IBM hält sich sehr geschickt zurück!
Die Zusammenarbeit mit AMD ist ja nicht umsonst!

 

[jensibensi]

Original geschrieben von Bokill
....
Es gibt einen wesentlichen Grund weswegen AMD quasie niemals aufgekauft wird- Intel.
Wer will freiwillig Intel als Konkurrenten haben, selbst IBM hält sich sehr geschickt zurück!
Die Zusammenarbeit mit AMD ist ja nicht umsonst!

Wenn das mal nicht das Pfeifen im Walde ist. Wieso äußert er sich überhaupt zu diesem Thema? Außerdem stellt IBM auch nicht seine Serverprodukte ein nur weil jetzt Intel dort den Itanium vertreibt. Gegen IBM spricht eher, daß sie genelrell aus dem Consumermarkt rausgegangen sind (zuletzt bei den Festplatten) um bei Industriekunden am Service mit Ihren Produkten zu verdienen. Das ist auch einer der Gründe für IBM's Engagement für Linux, dort verdienen sie auch kräftig am Service.

Für IBM spricht aber, daß sie nachwievor den Power-PC (die CPU) entwickeln.

Ciao Jensibensi

 

[i_hasser]

@Botkill
Von der Implementierung her ist das A20 Gate eigentlich ziemlich anspruchslos, die CPU kann normal weiterarbeiten nur werden bei sämtlichen Zugriffen die Adressleitungen 21 bis 24 auf 0 gehalten, müsste relativ einfach sein.
Das Problem mit dem 16bit Mode (8bit hat kein Prozz, die sehen nach Außen alle wie 16bitter aus) ist, dass in diesem Mode das System startet. Wenn man den entfernt muss man alle Betriebssysteme abändern, weil die den 16bit Mode beim Start erwarten. Höchstens Betriebssysteme, die sich direkt mit GRUB laden lassen dürften noch gehen, aber sowie da was mit V86 Mode oder Realmode vorkommt ist Sense.

 

[Bokill]

Eine Frage ist ja auch:
Wo ist die Trennlinie zwischen dem K8 und dem K9?

Ich rechne fest damit, dass der Opteron/Athlon64 (bin ich der Einzigste der korrekt Athlon64 schreibt, statt "A64") mehrere Upgrades erfährt.
1. Dies kann mehr Cache sein, 2. Dual- Core on Die, 3. schnellerer HTr- Link, 4. DDRII- Tauglichkeit, 5. verbesserte Sprungvorhersage, 6. aufgebohrte SSE- Einheit um der vergifteten Intel- Schleimspur zu folgen.

1. Für weniger wahrscheinlich halte ich die verbesserte Anbindung zum Kern vom L1- Cache und L2 Cache, die könnten theoretisch doppelt so breit angelegt werden.
2. Verdoppelte SSE Einheiten halte ich auch nicht für Warscheinlich, da wird AMD bestimmt durch a. Kompiler und b. 64Bit OS versuchen das Beste daraus zu machen.
3. Auch HT ähnliche Methoden verlangen doch ein ordentliche umfrickeln der bisherigen Funktionseinheiten.

1. Ganz sicher wird die FPU verbessert für den K9 , wenn AMD intelligent die Zusammenarbeit zwischen den CPUs verbessern will. Was könnte denn das Motto für den K9 sein?
Der K8 hatte ja das Motto 64Bit mit wenig Aufwand zu integrieren und die (Speicher)Bandbreiten wo es nur geht aufzuweiten!
Ist das Motto womöglich: "CPUs aller Boards vereinigt euch", sprich extrem verbesserte Zusammenarbeit der Funktionseinheiten zwischen Dual- Core CPUs?
2. Dieses Konzept übertäfe gar das HT- Konzept von Intel, zumindest wird sich AMD ebenso diesem Trend anschliessen.
3. Anderes Konzept des L3 Caches (ablegen von Zusatzinfos und Kommentaren), 4. Trace Cache, 5. verdoppelte Register auch für die FPU? 6. Vollkommen neue Speichergeneration? (Jenseits von DDR2, eventuell gar eine Rambuslösung?)

Ganz Abwegig und Abgedreht: Code Morphing, wie es Transmetha macht, dennoch irgendwie sexy! AMD sieht in den Transmetas eine interessante CPU und hat gewissen Respekt vor deren Ideen.

Zumindest hat sich http://www.seijin.de/?&news_id=69 schon mal märchenhafte Gedanken gemacht.
"AMD K9 oder, Es war ein Mal..."
Im Prinzip basieren alle Gerüchteeintöpfe auf den Spekulationen von "October 2, 2001: AMD's Hammer micro architecture preview

AMD's Hammer micro architecture preview

(by Hans de Vries)"

http://www.chip-architect.com/news/2001_10_02_Hammer_microarchitecture.html

Dort wurden freundlicherweise auch Patente aufgelistet:

number: model date filed: AMD's Hammer patents
6,266,763 K8-2 Jan, 5 '99 Physical rename register for efficiently storing floating point, integer, condition code, and multimedia values

6,256,721 K8-1 Jun, 16 '00 Register renaming in which moves are accomplished by swapping tags

6,247,106 K8-2 Jul, 27 '00 Processor configured to map logical register numbers to physical register numbers using virtual register numbers

6,240,503 K8-1 Nov,12'98 Cumulative lookahead to eliminate chained dependencies
6,230,262 K8-2 Jul, 31'98 Processor configured to selectively free physical registers upon retirement of instructions
6,219,784 K8-1a Nov,16'98 Processor with N adders for parallel address calculation
6,212,623 K8-2 Aug,24'98 Universal dependency vector/queue entry
6,212,622 K8-2 Aug,24'98 Mechanism for load block on store address generation
6,199,154 K8-1a Jun,19'98 Selecting cache to fetch in multi-level cache system based on fetch address source and pre-fetching additional data to the cache for future access
6,167,506 K8-1a Apr,23'98 Replacing displacement in control transfer instruction with encoding indicative of target address, including offset and target cache line location
6,141,747 K8-2 Sep,22'98 System for store to load forwarding of individual bytes from separate store buffer entries to form a single load word
6,134,649 K8-1a Apr,23'98 Control transfer indication in predecode which identifies control transfer instruction and an alternate feature of an instruction

6,122,727 K8-2 Aug,24'98 Symmetrical instructions queue for high clock frequency scheduling
6,122,656 K8-2 Jul,31'98 Processor configured to map logical register numbers to physical register numbers using virtual register numbers
6,119,223 K8-2 Jul,31'98 Map unit having rapid misprediction recovery
6,112,293 K8-1a Jul,14'98 Processor configured to generate lookahead results from operand collapse unit and for inhibiting receipt/execution of the first instruction based on the lookahead result

Demnach sind 3 Linien vom K8 zu sehen:
K8-1
6,256,721 K8-1 Jun, 16 '00 Register renaming in which moves are accomplished by swapping tags
6,240,503 K8-1 Nov,12'98 Cumulative lookahead to eliminate chained dependencies

K8-1a
6,219,784 K8-1a Nov,16'98 Processor with N adders for parallel address calculation
6,199,154 K8-1a Jun,19'98 Selecting cache to fetch in multi-level cache system based on fetch address source and pre-fetching additional data to the cache for future access
6,167,506 K8-1a Apr,23'98 Replacing displacement in control transfer instruction with encoding indicative of target address, including offset and target cache line location
6,134,649 K8-1a Apr,23'98 Control transfer indication in predecode which identifies control transfer instruction and an alternate feature of an instruction
6,112,293 K8-1a Jul,14'98 Processor configured to generate lookahead results from operand collapse unit and for inhibiting receipt/execution of the first instruction based on the lookahead result

K8-2
6,266,763 K8-2 Jan, 5 '99 Physical rename register for efficiently storing floating point, integer, condition code, and multimedia values
6,247,106 K8-2 Jul, 27 '00 Processor configured to map logical register numbers to physical register numbers using virtual register numbers
6,230,262 K8-2 Jul, 31'98 Processor configured to selectively free physical registers upon retirement of instructions
6,212,623 K8-2 Aug,24'98 Universal dependency vector/queue entry
6,212,622 K8-2 Aug,24'98 Mechanism for load block on store address generation
6,141,747 K8-2 Sep,22'98 System for store to load forwarding of individual bytes from separate store buffer entries to form a single load word
6,122,727 K8-2 Aug,24'98 Symmetrical instructions queue for high clock frequency scheduling
6,122,656 K8-2 Jul,31'98 Processor configured to map logical register numbers to physical register numbers using virtual register numbers
6,119,223 K8-2 Jul,31'98 Map unit having rapid misprediction recovery

Freundlicherweise ist die in dem schon 1 Jahr alten K9 Thread angesprochen worden von mkronen in seinem Posting "K9 Ankündigung"

 

[greyhound]

@bokill und intel_hasser

Danke für die Antworten

Mir ist zwischendurch mal die Frage durch den Kopf gegeistert ob man ein AMD System mit Rambus Bausteinen hätte betreiben können ? Intel war ja ganz begeistert von Rambus also wird das wohl Gründe gehabt haben. Intel ist ja nur davon abgekommen weil sich alle Welt auf DDR eingeschossen hatte. Also mal ne Frage an die Experten was wäre nötig gewesen (rambus is ja nicht mehr) um das hinzubiegen ?

Reizvoll könnte die Zukunft werden wenn AMD Standards im Prozessorbereich setzen würde. Zum Beispiel 3dnow, damit kann ein P4 etc.wesentlich weniger anfangen als ein Athlon mit SSE 2 !

Was mir bei den Patenten auffällt ist das hohe Alter. Fast durchweg 5 Jahre, mache sogar älter. Wenn man bedenkt das sich allein mit Design und Peripherie hunderte Ingenieure beschäftigen und das über Jahre kann man erahnen wie wieviel Ressorcen eine CPU - Entwicklung verschlingt.


Und was die Zusammenarbeit betrifft

Ich denke mit AMD und IBM haben sich wohl die zwei richtigen gefunden. Warum ?
1.) Die gescheiterte "Ehe" mit UMC
Ich schätze das UMC den hohen Anforderungen an die Fertigung nicht gerecht geworden ist, ganz im Gegensatz zu der umschwärmten und ausgezeichneten Fab 30. AMD scheint da gemerkt zu haben das Hersteller nicht gleich Hersteller ist. IBM hat dagegen eine lange Tradition im "backen " von prozzis und im ausbrüten neuer Ideen.

2.) AMD hat viele Ideen (Kupfer, SOI, bumben ) von IBM in seine Fertigung mit einfliessen lassen und dadurch viele Erfahrungen, prozesstechnologisch, gesammelt vor denen auch IBM den Hut ziehen wird. Jedenfalls denke ich das das die Mitgift von AMD ist, die in dies Zusammenarbeit einfließen.

greyhound

Sorry hätte ich fast vergessen. Was eine evtl. Übernahme angeht: Ich glaube nicht das der mögliche Grund eine potentielle Konkurenz seitens Intel ist. Intel ist für IBM schon ein Konkurent da beide den Servermarkt beliefern. Beide im übrigen mit einem 64 bit Boliden. IBM hätte im übrigen genügend Größe um AMD auch "verdauen" zu können, know how, Geld, Erfahrung und eine großes Vetriebsnetz ! wären sofort vorhanden, ganz abgesehn davon das IBM mit einem Schlag seinen gesamten Prozessorbereich nach unten abrunden könnt sowie zwei moderne Fabriken und Entwicklerteams als Dessert dazu, lecker

 

[eaglo]

@ Rambus:

die idee hat ich auch schon mal *lool* ... da war ich noch ganz neu hier

http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=55104&highlight=Rambus

edit: viel spaß beim lesn

edit2: das lustige dabei: sie sind fast schon auf 533MHz mit dem FSB (ja ich weiß eigentlich nur 266MHz) aber 400 haben sie ja schon ... obwohls damals nur a blödes hirngespinst war

 

[Bokill]

Damals hatte AMD jedenfalls mit dem Rambus- Hype auch eine Lizenz für Rambus in der Tasche, da wird es bestimmt auch eine Variante des Irongates (AMD750) mit Rambus in den Labors gegeben haben. Denke ich jedenfalls eaglo

Ich denke, dass Aussagen wie: "Der K9 wird DDR2 haben", ziemlich lächerlich sind, da sicher der Hammer bald zusätzlich damit ausgerüstet wird.

Aber wie sieht es in 3- 5 Jahren aus? Bis dahin ist sicherlich DDR2 ausgelutscht.

Ist dann DDR3 angesagt, oder wird zu einem anderen Geschäftsmodell gegriffen?
Alle Marktteilnehmer haben noch das Rambusdesaster vor Augen, auch Rambus. Die werden sicherlich eine andere Geschäftvariante wählen.

Sony und Toshiba arbeiten jedenfalls mit neuen Rambuskonzepten für die nächste Spielekonsole, warum nicht auch die nächste CPU- Generation?

Das Konzept von Rambus basiert auf viel Megahertz und wenigen Datenleitungen und weniger koplexer Verschaltung.
Derzeit ist ja ein doppeltes Speicherinterface angesagt, so richtig elegant ist das nicht, da dann immer doppelte Speicherrigel gebraucht werden.
Eleganter ist da schon ein einzelner Riegel!

 

[eaglo]

die lizenz haben sie noch immer

was verursacht eigentlich bei rambus die hohen latenzen ?

mfg

 

[Bokill]

Die vielen Megahurtz

 

[mtb][sledgehammer]

Nein im Ernst: AFAIK liegt das an dem seriellen Prinzip, d.h. es gibt keine getrennten Adress-, Steuer- und Datenleitungen sondern nur einen 16 Bit breiten Bus pro Kanal. Dieser Bus verläuft komplett jeden einzelnen RDRAM Baustein im Kanal und wieder zurück. Dabei tritt wohl an jedem Baustein eine kleine Latenz. Und dann ist es sicherlich zeitaufwändiger die Daten ins Rambusformat zu packen als alles einfach parallel über den Bus zu schieben.

 

[eaglo]

ist das eine tatsache oder gibts wirklich keine adress und steuerleitungen ? kann ich mir irgendwie nicht vorstelln wie das funktioniern soll ... das gibt ja mega latenzen ... da muss schon fast eine eigene decoder cpu am ram sitzen (zwecks adressen decodierung und r/w befehlen bei der geschwindigkeit)

 

[p4z1f1st]

Original geschrieben von Bokill
....
Aber wie sieht es in 3- 5 Jahren aus? Bis dahin ist sicherlich DDR2 ausgelutscht.

Ist dann DDR3 angesagt, oder wird zu einem anderen Geschäftsmodell gegriffen?
Alle Marktteilnehmer haben noch das Rambusdesaster vor Augen, auch Rambus. Die werden sicherlich eine andere Geschäftvariante wählen.
.....

gabs net mal ne Meldung von einem Patent von AMD, welche was mit GDDR3-speichern zu tun hat vor ~5Monaten ? *

 

[Bokill]

gabs net mal ne Meldung von einem Patent von AMD, welche was mit GDDR3-speichern zu tun hat vor ~5Monaten ?

Wenn schon, denn schon...

suchen!

 

[i_hasser]

GDDR - Graphikkartenram, der kommt nicht auf dem Mobo zum Einsatz (und wenn dann erst, wenn der Ram komplett in die CPU Integriert wird )

 

[Exlua]

Joke An

AMD geht dann noch in den Grafikkarten bereich und macht nvidia pladd

Joke AUS

 

[Bokill]

Angerührt von meinem Gerüchtelieblingsmagazin Inquirer

Speculation about Intel Yamhill starts again

Are we all feeding off each other? Yeah, sure we are


By Old Mother Chipton: Montag 04 August 2003, 11:22

MAYBE WE'RE ALL FEEDING off each other – hell, we are all feeding off each other – and so we suspect that's why Intel's secret 64-bit Yamhill project will never say die.
CMP reports an analyst for American Technology Research as saying that Intel is still working on "Yamhill", as you can read here.
http://www.cmpnetasia.com/ViewArt.cfm?Artid=20762&Catid=1&subcat=8

But with all due respect, we wonder if analyst Rick Whittington is just doing what the rest of us are doing, and continuing to speculate on a future that might never come?

We've continued to hear speculation about Yamhill all year but so far we've nothing particular to pin down, apart from those secret Potomac chips we've been writing about for quite a while now.

The best "evidence" we've seen for extensions is the fine forensic work Chip Architect did on a die design, reported in Yamhill might be much closer than thought.
http://www.theinquirer.net/?article=9099

Our own resident minx Eva Glass has speculated that it's a kind of insurance policy for Intel.
http://www.theinquirer.net/?article=8548

No moles have squeaked that an Intel Yamhill is a definite, although the *T is an interesting concept.

Potomac is quite firmly on the most recent Intel roadmaps we've seen, as you can read here and elsewhere.
http://www.theinquirer.net/?article=8950

Intel's Paul Otellini has publicly said that the firm will never produce a 64-bit chip backward compatible with 32-bit code. µ
http://www.theinquirer.net/?article=4016

See Also
Intel ready to Jayhawk with dual pro systems
Intel 64-bit extensions threaten to mount AMD's Dark Mayor

http://www.theinquirer.net/?article=10847
Bin noch am lesen!

 

[Bokill]

andere als frisch, da wurden alte Zutatan wieder scharf angebraten, damit etwas lesbares rauskommt.
Bleibt aber immer noch alt!

 

[Bokill]

Dieser Artikel zeigt andeutungsweise wie schnelllebig doch der Speichermarkt ist, da ist es doch fast schon ein Wunder, dass der Hammer dennoch mit dem richtigem Speicherinterface auf dem markt ist.
Seite 1 zeigt jedenfalls die nahen Zukunftserwartungen im Speichermarkt,...mein Gott wie mag es dann in 3 geschweige denn 5 Jahre aussehen?!

http://www.xbitlabs.com/articles/memory/display/ddr400.html

Bildchen:
http://www.xbitlabs.com/images/memory/ddr400/memory-roadmap.png

Allerdings hat der Artikel einen anderen Schwerpunkt, die nahe Zukunft des AthlonXP mit PC400 und das noch mögliche Potential.

DDR400 SDRAM with Athlon XP Platform: Performance and Future Potential

Category: Memory
by Ilya Gavrichenkov
03/31/2003 | 08:52 PM

 

[greyhound]

Wie sieht es denn mit Speichern auf Basis neuer Materialien aus. Stichwort ferromagnetisch.
Könnte das nicht der Nachfolger in sagen wir mal 2-3 Jahren sein ?