So wie ich es auf ein paar AMD Folien lesen konnte hat man die Speicher-Latenz auf 64ns/105ns near/far memory gegenüber den alten TRs mit 78ns/133ns near/far memory verbessert. Aus den dort angegebenen 25GB/s Bandbreite bidirektional werde ich nicht schlau, eine ähnliche Folie zur 1.Gen Threadripper spricht dort von 102.22GB/s (
). Bei EPYC waren es On-Package 42GB/s Die2Die per Link.
Es sollte also deutlich besser werden mit den Multichip-Latenzen. Leider gibt es ja keinen neuen 8-Kerner. Das wäre interessant geworden im Vergleich zu den Ryzen.
---
mal kurz über den Daumen gerechnet:
RAM Takt: TR1 2667MHz TR2 2933MHz.
25GB/s bei 2933MHz entspricht 22GB/s bei 2667MHz. Die Latenzoptimierungen sind mit 10% bei RAM-Takt, weitere 10%+ bei Optimierungen im IMC.
---
nach zäher Recherche bin ich auf einen
Artikel von WikiChip Fuse gestossen, der die Bandbreiten Unterschiede TR1/TR2 gut erklärt. Schon etwas länger erhältlich der entsprechende
ausführliche Artikel zu Zeppelin allgemein, der bereits die Besonderheit des 2 Modul Threadripper erklärt, bei dem der Die2Die Link doppelt ausgeführt wird.
WikiChip und deren Artikel werden von Jahr zu Jahr besser, man etabliert sich wohl langsam zur Referenzquelle für Informationen, die sonst nur umständlich zusammen zu tragen sind. Es lohnt sich bei der Suche künftig wohl WikiChip als Schlagwort hinzu zu nehmen.
Die totale aggregierte Bandbreite zwischen den Dies steigt 85.33 GB/s auf 93.85 GB/s.
Es sind bei den spezifizierten 2933MHz RAM-Takt also genauer 4x 23.46GB/s, nicht etwa 25GB/s per Link unidirektional. Mit den sonst noch jonglierten Werten bei RAM-Takt 3200 kommt man auf 25.59 GB/s bzw. 102.39 GB/s totale aggregierte Bandbreite.
Was demnach an Verbesserungen gegenüber TR1 übrig bleibt sind das bessere Boost-Verhalten, die 10%+ Latenzgewinn und möglicherweise höhere Takt-Ausbeute beim RAM und damit mehr Bandbreite und zunehmend bessere Latenzen. Letzteres kann durch RAM-Overclocking vielleicht schon bei TR1 erreicht werden.
Unterm Strich darf man also unterschiedliches Leistungsverhalten der neuen Threadripper erwarten, je nachdem ob es ein
WX mit 4 verknüpften Dies oder ein X mit 2 doppelt verknüpften Dies ist. Ansonsten wird man bei latenzkritischen Anwendungen weniger Nachteile sehen, das neue Boost-Verhalten und die WX sind dann für das Gros der Leistungszuwächse verantwortlich, aber es wird unübersichtlich und eine Fall-zu-Fall-Bewertung je nach Modell und Applikation werden.