Überspringt AMD den DDR2-Speicherstandard?

[sciing]

Hallo X-mas!

Danke, für Deine Unterstützung. Du hast natürlich vollkommen Recht. I-Hasser begreift leider nicht, dass hier Leute ihren Kommentar abgeben, die Speicher nicht nur als Modul kennen. Wenn ich mal viel Zeit habe, könnte ihm erklären, wie überhaupt eine Speicherzelle beschrieben und ausgewertet wird. Durch welche Schritte überhaupt die Latenzen entstehen und wie wenig das mit dem Lese-Takt des Speicherfeldes zu tun hat. Da man aber mehr beschäftigt ist ständig jemanden zu korrigieren, fehlt einen für sowas die Zeit.

Tschau Soeren

PS.: Vielleicht könnte sich ja mal Nero melden und einsehen das seine Aussage falsch war.

 

[i_hasser]

Leider hast du PNs ausgestellt, sonst würde ich das hier nicht schreiben.

Bei deiner Art solltest du in jedem Fall aufpassen, dass es dir da nicht in die Nase reinregnet. Das ist doch keine Diskussionskultur!

 

[Nero24]

Puh, also einige Teilnehmer an dieser Diskussion hier sollten sich mal die Frage stellen, ob die Art und Weise, wie sie sich artikulieren, die richtige ist, um eine sachliche Diskussion zu führen. Ich könnte jetzt natürlich auch auf die Forumsregeln verweisen oder die Netiquette zitieren, aber ich will doch mal sehen, ob diejenigen auch anders können, wenn man sie freundlich darauf hinweist.

Zurück zum eigentlich Thema:

Beim Lesen einiger Beiträge von sciing und Xmas beschleicht mich der Verdacht, dass hier gewisse Dinge absichtlich falsch verstanden werden, um einen Flamewar anzuzetteln, denn Aussagen wie diese...

Es ging hier ja ursprünglich um die Newsmeldung von Nero24. Und Sätze wie:
"Der DDR3 Speicherstandard verdoppelt die Datenrate gegenüber DDR2 bei gleicher Taktfrequenz noch einmal. Gegenüber dem DDR-Standard liegt die Datenrate viermal so hoch."
ohne auf den internen Aufbau einzugehen finde ich da reichlich deplatziert, wenn nicht komplett falsch. So wie es da steht muss ich nämlich davon ausgehen dass die externe Taktfrequenz gemeint ist. Denn die ist es, welche in der Regel angegeben wird.

... sind unnötig wie ein Kropf. Möglich, dass die Formulierung in der eigentlichen Meldung - vorausetzend, dass die Leserschaft, die Planet 3DNow! in der Regel besucht, das nötige Wissen hat, um ohne lange Erklärungen zu wissen, was gemeint ist - mißverständlich war. Spätestens nach dieser Klarstellung jedoch sollte jedem klar sein, dass der Chip gemeint war und nicht das Modul. Dass ein DDR2-Modul einen doppelt so schnellen externen Takt benötigt, um die durch die Verdoppelung der Prefetch-Bits um den Faktor 2 gestiegene Bandbreite nutzen zu können, sollte sich von selbst verstehen. Auch die von mir nun schon mehrfach verlinkten älteren Meldungen auf Planet 3DNow! sagen alle das gleiche aus. Man müsste sie natürlich lesen, sprich den Link klicken. Schon alleine die Höflichkeit sollte dies diktieren, wenn man sich schon die Mühe macht, die Fakten zusammen zu tragen, ehe einem mehr oder minder durch die Blume Inkompetenz unterstellt wird.

Das selbe gilt für mein Beispiel mit den Latenzen. Auch hier wäre ich sehr dankbar, wenn zuerst genau gelesen würde, was ich geschrieben habe, ehe hemdsärmlig ohne Provokation aus allen Rohren geschossen wird. Dass die spezifizierten Speichertimings wie tCL, tRAS etc. alle relativ zum externen Takt gemessen werden, habe ich nicht angezweifelt. Ich sprach von Latenzen allgemein, wie sie bei der Anforderung von Daten überall entstehen: im Chip, am Modul, in eventuellen Buffern falls vorhanden, im Chipsatz, im Controller, im Cache, etc. Ich habe anhand eines anschaulichen Beispiels versucht zu erklären, warum eine Latenz von 2 Takten in einem Chip, der nur mit halber Taktfrequenz aber doppelter Anbindung arbeitet, für das Gesamtsystem von größerem Nachteil ist, als bei einem synchron getakteten Chip mit halb so breiter Anbindung. Ich denke das Beispiel zeigt auch ganz anschaulich, warum das so ist. Da muss man nicht hergehen und mit Wortklaubereien versuchen, das Ganze in den Dreck zu ziehen. Wieso eigentlich? Weil es wider eigenen Aussagen oder Standpunkten von früher in diesem oder einem anderen Forum steht?

PS.: Vielleicht könnte sich ja mal Nero melden und einsehen das seine Aussage falsch war.

Und nochmals: nein. Man kann mir natürlich das Wort so im Munde verdrehen, wie auf den letzten Seiten passieren, Annahmen anstellen, falsche Voraussetzungen schaffen, so dass meine Aussage falsch wird, da ich es versäumt habe, aus der Meldung eine Doktorarbeit zu machen und alle Rahmenbedingungen für die Aussage zu fixieren. Wenn das Sinn dieser Diskussion sein soll, dann klinke ich mich hier aus, denn dafür habe ich keine Zeit. Falls echte Rückfragen bestehen, so bin ich natürlich gerne bereit, darauf zu antworten.

Ach so ja: da Planet 3DNow! als Referenz für gewisse Aussagen offenbar nicht taugt, empfehle ich das Studium diverser anderer Publikationen, deren Aussagen sich mit meinen decken. Aber vermutlich haben deren Autoren auch keine Ahnung, genau wie ich (Vorsicht: irgendwo im letzten Absatz ist gewollt Ironie versteckt). Zwei Beispiele:
http://www.lostcircuits.com/memory/ddrii/
http://www.golem.de/showhigh2.php?file=/0502/36396.html

 

[Xmas]

Zunächst, Nero24, möchte ich anmerken dass es keinesfalls meine Absicht ist, einen Flamewar anzuzetteln. Auch nicht, dir Inkompetenz zu unterstellen. Bitte, nimm Dinge nicht persönlich die von mir wirklich nicht persönlich gemeint waren. Auch folgte ich deinen Links, denn das gehört auch zu meiner Vorstellung von Höflichkeit, was aber nicht zwangsläufig bedeutet dass ich deiner Argumentation folge.

Ich habe angemerkt dass ich einige Aussagen für falsch oder zumindest missverständlich empfinde. Warum ich das so sehe habe ich begründet. "Flamen" hat dann doch wohl etwas andere Züge.

Möglich, dass die Formulierung in der eigentlichen Meldung - vorausetzend, dass die Leserschaft, die Planet 3DNow! in der Regel besucht, das nötige Wissen hat, um ohne lange Erklärungen zu wissen, was gemeint ist - mißverständlich war. Spätestens nach dieser Klarstellung jedoch sollte jedem klar sein, dass der Chip gemeint war und nicht das Modul. Dass ein DDR2-Modul einen doppelt so schnellen externen Takt benötigt, um die durch die Verdoppelung der Prefetch-Bits um den Faktor 2 gestiegene Bandbreite nutzen zu können, sollte sich von selbst verstehen. Auch die von mir nun schon mehrfach verlinkten älteren Meldungen auf Planet 3DNow! sagen alle das gleiche aus.

Ein Speichermodul ist, grob gesagt, eine Zusammenschaltung mehrerer Chips. Ich weiß nicht, warum du zwischen Chip und Modul unterscheidest, obwohl du, wie es mir scheinst, tatsächlich den Unterschied zwischen I/O- und Kernfrequenz (oder, wie ich es nannte, externer und interner Takt) der Chips meinst. Ob Modul oder einzelner Chip macht in diesem Zusammenhang keinen Unterschied. Das Taktsignal das an die Module geht, geht auch direkt an die Chips.

Wie ich vorher schon schrieb, hielt ich die Formulierung der News für nicht gelungen, weil nicht offensichtlich wird dass du die Kernfrequenz meinst. Das ist ziemlich unüblich, wenn nur "Taktfrequenz" da steht muss man in der Regel davon ausgehen dass der externe Takt gemeint ist.
Man kann deine Aussage leicht so verstehen dass DDR2 QDR und DDR3 ODR wäre. Das ist es, was ich kritisiere. Und das liegt doch auch nicht in deinem Interesse, oder?

Das selbe gilt für mein Beispiel mit den Latenzen. Auch hier wäre ich sehr dankbar, wenn zuerst genau gelesen würde, was ich geschrieben habe, ehe hemdsärmlig ohne Provokation aus allen Rohren geschossen wird. Dass die spezifizierten Speichertimings wie tCL, tRAS etc. alle relativ zum externen Takt gemessen werden, habe ich nicht angezweifelt. Ich sprach von Latenzen allgemein, wie sie bei der Anforderung von Daten überall entstehen: im Chip, am Modul, in eventuellen Buffern falls vorhanden, im Chipsatz, im Controller, im Cache, etc. Ich habe anhand eines anschaulichen Beispiels versucht zu erklären, warum eine Latenz von 2 Takten in einem Chip, der nur mit halber Taktfrequenz aber doppelter Anbindung arbeitet, für das Gesamtsystem von größerem Nachteil ist, als bei einem synchron getakteten Chip mit halb so breiter Anbindung. Ich denke das Beispiel zeigt auch ganz anschaulich, warum das so ist.

Du redest [post=2191814]in diesem Beitrag[/post] auch ganz konkret von DDR400 bzw. DDR2-400. Was du dort schreibst, stimmt auch. Allerdings unter der Voraussetzung dass sich die 2T Latenz auf den internen Takt beziehen. Das wiederum ist - wie oben schon - äußerst unüblich. Jeder Speicherhersteller, und auch sonst jeder der mir bekannt ist, gibt Latenzen als Zeit oder aber in externen Takten an. CL3 bei DDR400 sind beispielsweise die gleichen 15ns wie CL3 bei DDR2-400.

Da muss man nicht hergehen und mit Wortklaubereien versuchen, das Ganze in den Dreck zu ziehen. Wieso eigentlich? Weil es wider eigenen Aussagen oder Standpunkten von früher in diesem oder einem anderen Forum steht?

Ich habe nicht vor irgendwas in den Dreck zu ziehen, sondern konstruktive Kritik vorzubringen. Warum? Weil ich möchte dass technische Details so unmissverständlich wie möglich hervorgebracht werden. Das ist alles. Deswegen bin ich auch pro-IEEE 1541.

 

[Nero24]

Zunächst, Nero24, möchte ich anmerken dass es keinesfalls meine Absicht ist, einen Flamewar anzuzetteln. Auch nicht, dir Inkompetenz zu unterstellen.
...
Ich habe nicht vor irgendwas in den Dreck zu ziehen, sondern konstruktive Kritik vorzubringen. Warum? Weil ich möchte dass technische Details so unmissverständlich wie möglich hervorgebracht werden. Das ist alles.

Na, dann ist ja alles gut. Das ist auch in meinem Interesse, weshalb ich für jede konstruktiv vorgebrachte Kritik in der Regel auch sehr dankbar bin. Unmut ruft bei mir allerdings die Art und Weise hervor, wie einige Diskussionsteilnehmer hier im Thread ihre Argumente vorbringen. Nase im Himmel, gewürzt mit unnötigen Bemerkungen ("Totaler Quatsch") und fehlendem Respekt gegenüber dem Diskussionspartner ("wenn ich mal viel Zeit habe, erkläre ich Dir das"). Das ist nicht die Art und Weise, wie hier bei P3D diskutiert wird.

 

[sciing]

Lieber Nero,

wenn Du Dir bitte, nochmal Deine eigene Aussage durchlesen koenntest:

dauert eine Latenz von 2T bei einem DDR2-400 Chip satte 20 ns.

Diese Aussage ist definitiv falsch, es sind 10 ns und entschuldige, dass ich Deine Aussage als Quatsch bezeichnene (ist das eine Entgleisung der Diskussionskultur?), aber das ist sie nun mal. Das ist Fakt. Und es steht so in den Specs von Infineon.
Das kannst Du nun einsehen oder nicht. Ich sah ich mich auf alle Faelle genötigt Deine Aussage zu berichtigen. Ich dachte dafür sei ein Disskussionsforum da.

Tschau Soeren

PS: Ich werde mir in Zukunft hier jeden Kommentar ersparen. Wenn als Quelle Golem oder andere Foren mehr zählen als die offiziellen Specs...

 

[sciing]

Na, dann ist ja alles gut. Das ist auch in meinem Interesse, weshalb ich für jede konstruktiv vorgebrachte Kritik in der Regel auch sehr dankbar bin. Unmut ruft bei mir allerdings die Art und Weise hervor, wie einige Diskussionsteilnehmer hier im Thread ihre Argumente vorbringen. Nase im Himmel, gewürzt mit unnötigen Bemerkungen ("Totaler Quatsch") und fehlendem Respekt gegenüber dem Diskussionspartner ("wenn ich mal viel Zeit habe, erkläre ich Dir das"). Das ist nicht die Art und Weise, wie hier bei P3D diskutiert wird.

Mit wem redest Du eigentlich. Wenn Du mich kritisierst, warum schreibst Du dann X-mas.
Ich bin kein Vielschreiber und habe auch keine Zeit für lange Diskussionen. Nein, ich mache mir die Mühe, nur über Themen zu schreiben von denen ich Ahnung habe und die ich selber bei den angemessen Quellen nachlese. Wenn ich mich dann genötigt sehe eine falsche Aussage zu widerlegen und dabei etwas zu kuehn im Tonfall bin, Entschuldigung.
Wenn in Folge dessen, aber keine Einsicht besteht, sondern man den gleichen Quatsch (Entschuldigung!!!!) weiterhin erzählt, dann werde ich einfach etwas arrogant.
Das Thema Ansteuerung und Auswertung (z.B. sensing, equilize etc.) einer DRAM-Zelle erfordert nun mal Zeit. Und da müsste ich auch noch einiges nachlesen. Schliesslich will ich kein Quatsch schreiben.

Tschau Soeren

PS: Ich halt mich demnächst raus.

 

[sciing]

Hallo Nero,

zur Beendigung des Themas. Kann es sein, dass Du meintest, dass DDR2 bei gleicher Taktfrequenz (Clocksignal z.B. 200MHz bei DDRx400) schlechtere Latenzen hat. Z.B. nur 3 statt 2. Das ist gut möglich, das haben aber weder X-mas noch ich bestritten.
Was wir bestreiten ist, das ein als theoretischer DDR2/3 400-222 spezifizierter Speicher andere Latenzen hat als ein DDR 400-222. Denn genauso haben wir Dich verstanden!

Tschau Soeren

PS: Und jetzt bin ich wirklich weg

 

[Nero24]

Was wir bestreiten ist, das ein als theoretischer DDR2/3 400-222 spezifizierter Speicher andere Latenzen hat als ein DDR 400-222. Denn genauso haben wir Dich verstanden!

Dann habt Ihr mich falsch verstanden. Ich hab ja oben in meinem Posting schon geschrieben, dass die spezifizierten Speichertimings tCL, tRP usw. alle am externen Clocksignal gemessen werden. Und hier unterscheiden sich ja DDR1, DDR2, DDR3 etc nicht. Am externen Clocksignal dauern 2T bei 200 MHz realer Taktfrequenz genau 10 ns. Aber das ist es ja nicht, was ich geschrieben habe.

Ich schrieb, dass wenn im Kern selbst Latenzen entstehen, gleich welcher Art, wo es 2 Takte dauert, bis irgendwas passiert, gleich was, dann muss der Bus bei DDR2 4 Takte lang warten. That's it, und das wird ja wohl niemand bestreiten. Sprich, wenn es fixe Latenzen im Kern gibt, dann wirkt sich das auf die externen Latenzen umso negativer aus, je großer die Differenz zwischen Kern- und externem Takt ist, sodass die externen Latenzen bei einem solchen Speicher prinzipiell gar nicht so kurz sein können, wie z.B. bei DDR1, wo Kerntakt gleich externem Takt ist.

Natürlich bitte ich auch weiterhin darum, Meinungen oder Klarstellungen zu posten; vielleicht in Zukunft ein bißchen weniger provokativ, das ist alles

Gute Nacht