News AMD bestätigt GDDR5 für zukünftige APUs

Ich denke eher das Kaveri GDDR für den GPU Part hat

Und wie sieht es in Deinem Szenario mit dem SSE-Part aus, wird der ein eigenes RAM bekommen? Und was ist mit der FPU? Was macht die UVD3-Einheit?

Worauf ich hinaus will: In AMDs Weltbild gibt es keine separaten Parts "GPU" und "CPU" mehr. Das sind lediglich unterschiedliche Funktionseinheiten (eben so wie SSE/FPU) einer APU. Damit schließt sich separates RAM fast zwangsläufig aus.
 
Also was ich denke.

Der GPU Teil bekommt sagen wir einen Hyper Speicher.
Was ich meine, bevor die GPU auf den GDDR Speicher zugreift, hat es diesen schnellen Speicher sagen wir als L3 Speicher mit 2GB zur Verfügung. Wenn der voll ist kommt noch der DDR Speicher dazu wie im Bild.
CPU greift aber direkt zur den DDR.
Oder liege ich da total falsch was es die Architektur angeht ???

Ich denke das kein L3 Speicher kommen wird, man weis es ja nicht, sonst würde die Fläche explodieren.


attachment.php
 
Also du verstehst offensichtlich nicht, dass dich jeder hier verstanden hat und dir erklären will, dass dies was du dir vorstellst einfach keinen Sinn in einer APU mit HSA Technologie macht. Jeglicher Hyperspeicher, Sideport Memory oder L3 GPU Speicher sabotiert den Gedanken von unified Memory, bei dem ALLE Recheneinheiten auf ein und den selben Speicher zugreifen, damit die Daten nicht mehr doppelt vorhanden sein müssen und hin und her kopiert werden müssen.

Bitte lies dazu mal die Basisinformationen zu HSA:
http://developer.amd.com/wordpress/media/2012/10/hsa10.pdf
 
Also du verstehst offensichtlich nicht, dass dich jeder hier verstanden hat und dir erklären will, dass dies was du dir vorstellst einfach keinen Sinn in einer APU mit HSA Technologie macht. Jeglicher Hyperspeicher, Sideport Memory oder L3 GPU Speicher sabotiert den Gedanken von unified Memory, bei dem ALLE Recheneinheiten auf ein und den selben Speicher zugreifen, damit die Daten nicht mehr doppelt vorhanden sein müssen und hin und her kopiert werden müssen.
Ein gemeinsamer L3 wäre doch kein Problem ... Frage wäre dann nur, ob gleich 2GB in dem Fall Sinn machen würden ^^
 
Wieso denkst du dass ein gemeinsamer L3 Cache Sinn ergibt?
Das braucht doch recht viel Fläche wenn man sich mal die FX-Dies anschaut Wieviel Fläche Cache verbrät. 2 MB L2 Cache sind fast so gross wie ein ganzes Modul mit FPU, 2x Int und Frontend. Und meist wurde dem L3 ein Performancezuwachs von 5-10% zugesprochen.
 
Wieso denkst du dass ein gemeinsamer L3 Cache Sinn ergibt?
Das braucht doch recht viel Fläche wenn man sich mal die FX-Dies anschaut Wieviel Fläche Cache verbrät. 2 MB L2 Cache sind fast so gross wie ein ganzes Modul mit FPU, 2x Int und Frontend. Und meist wurde dem L3 ein Performancezuwachs von 5-10% zugesprochen.
Wieso Die-Fläche? Gehts hier nicht um externe GDDR5 Chips?
 
Externer L3 Cache? Das habe ich wohl falsch verstanden. Ich ging jetzt von er Grafik aus wo das nach onDie aussieht. Aber externer L3 Cache macht ja gar keinen Sinn. Was soll denn das an Performance Vorteil bringen?
Intel hält am L3 Cache fest (onDie) weil sie ihn brauchen um die CPU und GPU miteinander kommunizieren zu lassen. AMD wird das nicht brauchen bei APUs.
 
Externer L3 Cache? Das habe ich wohl falsch verstanden. Ich ging jetzt von er Grafik aus wo das nach onDie aussieht. Aber externer L3 Cache macht ja gar keinen Sinn. Was soll denn das an Performance Vorteil bringen?
Das wär quasi so ähnlich wie damals der Backsidecache des K6-3. Das brächte zusätzliche Speicherbandbreite, da der OnSubstrate (nicht ondie ^^) Speicher natürlich Extraleitungen hätte. Auf dem Träger kann man sich locker viele Leitungen leisten, da die ja nicht rausgeleitet müssen. Da begrenzt dann nur der Platz für die Chips. Für mehr als 2 Chips wär wohl kaum Platz, also wohl "nur" 64bit ( je 32), aber dafür kann man die Dinger sicherlich auf 7 GT/s ++ takten.

Gipsel hatte mal ne Hynix-Präsentation verlinkt, die bei AMD gehostet wird, wo sie sagen, dass sie GDDR5 als Übergangslösung sehen, bis sich die TSV-Technik durchgesetzt hat / billig genug ist.
http://sites.amd.com/us/Documents/TFE2011_006HYN.pdf
 
Ok, doch da geht es ja um stacked DRAM. Das ist ja wieder was völlig anderes durch Wide IO. Und dennoch sehe ich keinen nutzen diesen stacked RAm als L3 Cache zu nutzt. Das ist als voll ausgestattetes System Memory eine klasse Sache. Zwar nicht aufrüstbar, doch das ist wohl bei Dektop und Mobilen geräten in der Zukunft immer weniger ein Kaufargument.
 
i gibs auf, verstehe mom nur Bahnhof! Wenn die APU da ist, dann sollte auch mein Hirn es verstehen.
 
Ok, doch da geht es ja um stacked DRAM. Das ist ja wieder was völlig anderes durch Wide IO. Und dennoch sehe ich keinen nutzen diesen stacked RAm als L3 Cache zu nutzt. Das ist als voll ausgestattetes System Memory eine klasse Sache. Zwar nicht aufrüstbar, doch das ist wohl bei Dektop und Mobilen geräten in der Zukunft immer weniger ein Kaufargument.
Jo für die Zukunft und High end gehts um stacked RAM, aber für Mainstream sieht man GDDR5M als praktische Übergangslösung. Wenn man GDDR5M schreibt, meint man zwar sicherlich das komplette RAM. Aber dennoch könnten GDDR5 auf dem Träger und mit vollem Takt auch noch praktisch sein. Kostet ja fast nix.
 
Ich fänds schick wenn diese Zukunfts APUs mit Festverlötem Speicher dann auf kleinen PCBs kämen die man wie zu Slot1/SlotA Zeiten aufs Board steckt.
 
8GB sind zu wenig fuer viele, die mit dem Rechner was anderes als Excel und Webbrowser machen. 16GB und bis 64GB RAM offen nachruestbar, das ist kaufbar. Ich kenne viele, die mit 16GB nicht mehr hinkommen.
 
Jetzt sag doch mal bitte welche Desktop Anwendung mehr als 8 GB benötigt?
 
Denke mal wenn es mit GDDR5 viel bringen würde gäbe es das auch bei der PS4 von daher denke ich bringt es relativwenig und lohnt sich vieleicht nur mit leistungsfähigerem Speicher und dafür mit billig DDR3 kombiniert, wie es die Xbox Gerüchten nach verwenden wird.

Genau das wird doch aber bei der PS4 verwendet, oder irre ich mich da *suspect*

Und eine Combo aus 3,4 und 5 wird es 100% nicht geben. Hab keine Ahnung ob und wie das technisch möglich ist, aber es wird nie und nimmer nicht gemacht.

1. Keine APU ist High-End und braucht erstmal mehr als 8GB
2. Die 8GB Grenze fällt über kurz oder lang, wenn es sich als Hit rausstellt.
4. Viel zu kompliziert - also für den User...
3. Verklicker mal dem Kunden, dass er beides nutzen soll und verkaufe ihm das auch noch als was tolles. AMD hat war ne bescheidene Marketing Abteilung (wer macht Werbung für ein Bundle mit Sim City ^^), aber so doof sind sie nicht. Oder doch? Mhhhh^^

Okay ich sage es ist zu 50% sicher, hahaha
 
Hmm aber iwie kann ich mir die praktische Umsetzung bei den Einschränkungen nicht so richtig vorstellen. Es sollen möglichst keine Steckkontakte sein, also direkt auf die Mainboards, dort ist aber auch nicht sooo viel Platz (wobei, wenn die bisherigen DIMM-Sockel wegfallen...)und halt maximal 8GB - da müsste es ja fast immer das Maximum sein, weil es keine Erweiterbarkeit geben würde..
 
Ich weiss nicht warum das manchen schwer fällt sich das vorzustellen?
Es gibt doch genug m-ITX Boards mit fest verbauten DDR ohne Aufrüstoption, Notebooks und AiO Komplett-PCs. Keines der Geräte hat mehr als 4 GB verbaut. Wozu auch?
.
EDIT :
.

Bei heise sind doch einige Details dazu zu lesen:
http://www.heise.de/ct/meldung/AMD-plant-angeblich-PC-CPU-mit-schnellem-GDDR5-RAM-1818523.html

Allerdings sehe ich die Begrenzung von 8 GB nicht als gegeben an. Es scheint dass der GDDR5 Controller 4 Kanäle mit je 32bit anbindet anstatt 2 Kanäle mit je 64bit.
Demnach ist der Einsatz von GDDR5-SDRAM mit bis zu 1700 MHz Read-/Write-Clock vorgesehen. Solche Chips liefern dann 3,4 Gigatransfers pro Sekunde und Pin, über ein Interface mit 128 Datensignalleitungen folglich rund 54 GByte/s. Mit DDR3-SDRAM des Typs DDR3-1866 (933 MHz) sind zurzeit knapp 30 GByte/s möglich, wenn man nämlich zwei (64-Bit-)Kanäle mit je 14,9 GByte rechnet (PC3-14900).

Möglich dass die OEMs dann gezwungen sind mindestens 2 Kanäle zu nutzen ;)

Und es scheint auch dass GDDR5 auch dem DDR4 RAM schon weit voraus ist:
DDR4 soll im Laufe derJahre eine Steigerung der Datentransferraten auf bis zu 25,6 GByte/s pro Kanal (DDR4-3200/PC4-25600) bringen, also auf rund 50 GByte/s für ein 128-Bit-Interface. Bei GDDR5 sind derzeit aber schon heute 3 GHz Read-/Write-Clock möglich, Samsung liefert seit September auch Muster von GDDR5-SDRAMs mit 3,5 GHz. Damit wären über 128 Datenleitungen mehr als 100 GByte/s möglich.

Hier ein Blockschaltbild von GDDR5-SDRAM von Elpida:

Elpida_GDDR5-ODIC.jpg-a0b828543e3d3995.jpeg
 
Allerdings sehe ich die Begrenzung von 8 GB nicht als gegeben an.
Begründung?
Irgendwann kommen vielleicht mal 8GBit Chips, aber bis dahin hast Du Pech - es sei denn Du änderst die GDDR5(M) Spezifikationen ab.
Es scheint dass der GDDR5 Controller 4 Kanäle mit je 32bit anbindet anstatt 2 Kanäle mit je 64bit.
Total egal, das kommt aufs Gleiche raus. Die Dimms wird man sicherlich auf 64 Bit Breite anbinden, 4 Sockel für mickrige 2GB Module braucht keiner.

Und es scheint auch dass GDDR5 auch dem DDR4 RAM schon weit voraus ist:
Die Geschwindigkeit gilt nur ohne Speichermodule. Die Krux sind die Steckverbindungen der DIMM-Module, die sind anfällig und verschlechtern das Datensignal sehr stark. Deswegen ist GDDR5M nicht höher spezifiziert als ~4 GT/s. Von 7GT/s kann man da nur träumen.
 
Oder man verlötet den Speicher fest hat den Vorteil das man kleine Apu´s mit 4 GB und große mit 8 GB ausliefern kann.
Ein Traum für alle OEM´s ;-) vielleicht sogar mit Single Channel und 2 GB für die Sparbrötchen Version.
 
Zurück
Oben Unten