Bulldozer rollt an....

Status
Für weitere Antworten geschlossen.
Ein Chip mit 3 Modulen, wäre aber ein FX-6xxx.

Das ist doch alles an den Haaren herbeigezogen und der angebliche Launchtermin wurde dem Video entnommen.

Wieso weird sicher irgendwie möglich, wenn man sogar die Verteilung der Threads auf die Module im BIOS frei definieren kann soweit ich das verstanden habe aus den coreboot Angaben welche vor langer zeit mal hier aufgetaucht sind. Vielleicht als letzte Restenverwetung.
 
Man stelle sich vor Zambezi wäre ein Quad Core, dann hätte man sagen können unsere 4 Kerne schlagen die 4 Intel Kerne um 20% !
Ja und dann führt man wieder ein P-Rating ein um den Leuten das auch klar zu machen.
Hatte damals bei den ersten Core Duo auch ein paar Anfragen ob sie diesen kaufen könnten, der hatte ja viel weniger Takt als der P4.
 
X3 ? 1,5 Physische Cores wie geht das den -.-
Kann man CMT etwa deaktivieren? hm dann hätte ja ein Core mehr L2 & eine größere FPU...
Nicht unbedingt. Ich hatte es ja schon mal angesprochen. In dieser Beziehung ist CMT nicht anders als SMT. CMT sollte sich relativ einfach deaktivieren lassen. Ein FX-3xxx könnte also ein Modul komplett deaktiviert haben und bei den restlichen 3 Modulen wurde CMT deaktiviert. Dazu dann noch die Hälfte des L2 deaktiviert (diese Option steht übrigens auch im Software Optimization Guide), sowie den kompletten L3.
 
Dazu dann noch die Hälfte des L2 deaktiviert (diese Option steht übrigens auch im Software Optimization Guide), sowie den kompletten L3.
Nö, da stand nur, dass es den Kern in 2 Versionen geben wird, von ner Deaktivierung hab ich nichts gelesen.
Aber gut nehmen wirs mal an .. da stand dann auch noch dabei, dass die 1MB Version ne 18Takt Latenz hatte, 2 Takte weniger als die 2MB Version. Könnte man das ebenfalls so einfach bei ner Teildeaktivierung ändern?
 
Nö, da stand nur, dass es den Kern in 2 Versionen geben wird, von ner Deaktivierung hab ich nichts gelesen.
Aber gut nehmen wirs mal an .. da stand dann auch noch dabei, dass die 1MB Version ne 18Takt Latenz hatte, 2 Takte weniger als die 2MB Version. Könnte man das ebenfalls so einfach bei ner Teildeaktivierung ändern?

Hi..
Wenn man es von vorneherein in das Chipdesign einplant könnte ich mir das gut vorstellen. Es geht da ja um die Cachelatenz L2, wenn ich das richtig verstanden habe? Aber ein Beispiel wo das so oder so ähnlich schon mal gemacht wurde hab ich keines, wär also neu.
MfG
 
Einen FX-3xxx mit 3 Modulen, wo je nur 1 Kern aktiv ist, halte ich auch für denkbar.
 
Nö, da stand nur, dass es den Kern in 2 Versionen geben wird, von ner Deaktivierung hab ich nichts gelesen.
Mit Option hatte ich auch nicht die Deaktivierung gemeint, sondern 1 anstatt 2 MiB L2. Wie das dann konkret realisiert wird, steht auf einem anderen Blatt.
 
Mit Option hatte ich auch nicht die Deaktivierung gemeint, sondern 1 anstatt 2 MiB L2. Wie das dann konkret realisiert wird, steht auf einem anderen Blatt.
Ja, aber wärs denn möglich die Latenz zu ändern?
Wobei - das PDF ist ja nicht gerade für super Qualität bekannt, da wärs sicherlich auch möglich dass AMD 1MB L2 mit 20Takt Latenz bringt. Ok, vergessen wir das Argument schnell, ich geb Dir bis auf weiteres Recht, ausschließen kann mans nicht.

@Dresdenboy:
Hmhmhmhmh, wäre arg schräg. Aber gut, wieso nicht, wenns ein OEM haben will und gut zahlt ...
Ich glaube erstmal an ne Ente ^^
 
Es macht für mich überhaupt keinen Sinn aus einem FX einen Phenom III X3 zu machen. Außer, wenn AMD sein Portfolio ähnlich nach unten und nach oben erweitert wie Intel.


Man bedenke dabei auch, dass es wohl vorläufig doch keinen Llano mit nur 3 Kernen geben... und bei dieser Serie würde es sich angeboten.
 
Zuletzt bearbeitet:
http://obrovsky.blogspot.com/

Be patient ...
Ive promised BD results this weekend, i know ...

Things are more complicated, i has been contacted by AMD and few peoples which i respect ... they asked me to no publish results before NDA ... and i am thinking about it ...

BUT, i dont want to dissapoint my readers, i am finding way how to publish at least something .... we will see today.

I will show you something interesting, for sure ... :)
 
Übersetzung der OBR-Zeilen: ich habe gerade nen prolem mit photoshop.
 
Ich interpretiere das anders, zusammen mit dem Disclaimer sagt er mMn: Ich habe tierisch die Buchse voll, AMD verklagt mich vllt. und mit "people i respect" ist wahrscheinlich Inkasso Moskau gemeint.;)

Der Typ respektiert niemanden, der hat Schiss.
 
Die Kommentarfunktion in "seinem" Blog hat er vorsichtshalber auch gleich mal abgeschaltet.
 
http://obrovsky.blogspot.com/

Be patient ...
Ive promised BD results this weekend, i know ...

Things are more complicated, i has been contacted by AMD and few peoples which i respect ... they asked me to no publish results before NDA ... and i am thinking about it ...

BUT, i dont want to dissapoint my readers, i am finding way how to publish at least something .... we will see today.

I will show you something interesting, for sure ... :)
Das würde aber bedeuten, dass die Werte von ihm, nicht so falsch sein können.
Nur wenn es echte Werte waren, würde es AMD stören bzw. kümmern.
Die Bitte, nicht vor der NDA Ergebnisse zu zeigen, unterstreicht das ganze nochmal.

Glauben würde ich ihm allerdings nichts, wenn es Werte gibt schön und gut es dient aber eher der leichten Unterhaltung.

MfG
 
Laut "ihm" sind die Ergebnisse, die er dh übermittelt hat auch nicht "falsch", "gefälscht" oder sonstwas sondern mit einem stark übertakteten ES, dass er besaß/besitzt, gemessen worden und er hat dann einfach ein paar screens von CPU-Z bei "normaler" Taktung gemacht und ins Fotoalbum geklebt.

Er behauptet er hätte ein 8130P (gehabt?), das wären 3,2 GHz und 4,2 GHz Turbo, und auf über 4,6 GHz übertaktet, wenn ich mich nicht irre.
 
Nur wenn es echte Werte waren, würde es AMD stören bzw. kümmern.
Glaube ich nicht. Wenn die Werte nicht die tatsächliche Leistungsfähigkeit der finalen Prozessoren widerspiegeln, und deshalb negative Presse entsteht, würde mich das als Hersteller ebenso kümmern. Grundsätzlich denke ich aber nicht, dass man da irgendwas hineininterpretieren muss. AMD veröffentlicht Performancedaten erst beim Launch. Und dementsprechend gehen sie auch gegen Leaks vor. Egal wie diese nun ausfallen.
 
Only the paranoid survive...
 
Vermutlich, ja. Das PDF spricht zumindest von 18-20 Takten für den L2. Scheint also variieren zu können.
Äh ja ne Mißverständnis. Das es das gibt weiß ich ja, aber was ich mich frage ist, ob man das nachträglich, nach der Produktion ändern kann. CL Einstellungen fürs RAM sind ja gang und gäbe, aber für nen Cache hab ich das noch nie gesehen.
Sowas ist normalerweise doch immer fix auf einem bestimmten Wert. Beim "externen" L3 Cache könnte ichs mir noch vorstellen, aber bei L1&L2?
Das PDF verstand ich so, dass man einen BD Kern 1MB L2 DIE und 18T fertigen kann, und mit ner anderen Maske nen BD Kern mit 2MB L2 und 20T.

Naja, werden wir wohl nie erfahren, ob das eingestellt werde kann, und AMD bei nem teildeaktivierten 2MB L2 Cache auch die Latenz noch absenken kann, oder nicht.
 
Schon mal überlegt, dass sich keiner mehr für den Blog von dem Typ interessieren würde, wenn er alle Karten auf den Tisch gelegt hätte, wie er es für dieses Wochenende angekündigt hatte?

Also macht er ne neue Story auf, warum das jetzt plötzlich nicht mehr geht. :]

Warum wird dem eigentlich immer noch so viel Aufmerksamkeit geschenkt? Genau das will er doch ganz offensichtlich nur haben. Kein Mensch (ohne NDA) kann derzeit nachprüfen, was er da an Ergebnissen präsentiert.
 
Schon mal überlegt, dass sich keiner mehr für den Blog von dem Typ interessieren würde, wenn er alle Karten auf den Tisch gelegt hätte, wie er es für dieses Wochenende angekündigt hatte?

Also macht er ne neue Story auf, warum das jetzt plötzlich nicht mehr geht. :]
Jo wahrscheinlich ist er sich im Klaren, dass es mit dem Ruhm (oder den Klicks/Werbegeld) nach dem WE dann vorbei gewesen wäre und fährt nun ne Hinhaltetaktik. Wäre auch möglich. So oder so ist er ein schlechter Witzbold, ich klick da jetzt nicht mehr drauf, und wenn er Fotos von nem Ausserirdischen veröffentlichen würde *chatt*

Noch zu den +35%:
mboeller im 3DC hat noch ne ganz naheliegende Erklärung:

Die Bezugsgrößen haben sich geändert. Bei den +50% Statements gabs noch keinen 2,5 GHz MagnyCours, sondern nur nen 2,3 GHz Typ.

Rechnet man jetzt die +35% mal den Taktunterschied, also: 1,35 x 2,5/2,3 dann kommt 1,47 raus, also +47%, aufgerundet die alten +50%.

Nachdem sich die Chefs kaum mit CPU Internas herumschlagen, also eher nicht den Unterschied zw. HPC Code und SpecFP kennen, dürfte das die bisher plausibelste Erklärung sein.
 
....

Die Bezugsgrößen haben sich geändert. Bei den +50% Statements gabs noch keinen 2,5 GHz MagnyCours, sondern nur nen 2,3 GHz Typ.

Rechnet man jetzt die +35% mal den Taktunterschied, also: 1,35 x 2,5/2,3 dann kommt 1,47 raus, also +47%, aufgerundet die alten +50%.

Nachdem sich die Chefs kaum mit CPU Internas herumschlagen, also eher nicht den Unterschied zw. HPC Code und SpecFP kennen, dürfte das die bisher plausibelste Erklärung sein.

Gut moeglich - aber es kann auch sein, dass man einfach etwas anderes meint - denn wenn ich mich erinnere, sprach man immer von 50% mehr 'through put' und eben nicht wie im letzten Statement von 'performance'.
Also, was heisst hier 'through put' und was ist hier genau mit 'Performance' gemeint?

Es moegen zwei ganz unterschiedliche Dinge gemeint sein - die nicht 100% deckungsgleich sind - und auch deswegen beide weiter zutreffen koennten. Auch wurde bei der damaligen Aussage - wenn ich mich recht erinnere nicht explizit der MagnyCours@2.3 Ghz genannt - was aber dennoch gemeint worden sein kann aber das ist schon wieder ein wenig Spekulation.

Also - nehmen wir die +35% 'Performance' mal so hin bei 33% mehr an 'Kernen' - dann waere das irgendwie blamabel in der Annahme, dass der erreichte Takt nicht im Vergleich zum MagnyCours 'Benchmark' sinken wird.
Es laesst auch nicht so viel Gutes fuer den Desktop Part hoffen - ob da der Turbo und hoher Basistakt alles richten kann - wer weiss.
 
Zuletzt bearbeitet:
was genau könnte eigentlich 2012 für den bd 2 bedeuten ? wenn man sieht wie sich das jetzt schon verzögert um überhaupt mal den bd rauszubringen hab ich das gefühl der nächste kommt nicht vor mitte nächsten jahres. :( mir geht es einzig und allein um pcie 3.0 und natürlich auch um aufrüstbarkeit bei der cpu ansich. (nicht das schon der nächste gleich wieder einen neuen sockel braucht) ...*ich will keine konsole kaufen*
 
@Opteron

Ich glaube ja eher, der gute mboeller hat die Rechnung plagiiert (neues Modewort für Klauen):

http://semiaccurate.com/forums/showpost.php?p=125706&postcount=39


Obwohl das alles sehr plausibel ist, würde ich diese Zahl(en) nicht ernst nehmen, denn Rick Bergman hat diese Zahl in einem Nebensatz fallen lassen: 35% höhere "Performance" als unsere aktuellen Produkte.

Dabei muss man immer bedenken, dass "Performance" nicht definiert ist und der erste Teil des Satzes genauso schwammig ist.

Genau das habe ich auch schon dem werten Marc Sauter versucht zu erklären, leider ohne Erfolg.

Denn während auf AMD Folien meist von 50% höherer "Performance" gesprochen wird, spezifiziert JF diese Angabe um die Aussage performance im Sinne von throughput:

http://www.xtremesystems.org/forums...t-ISSCC-2011&p=4755711&viewfull=1#post4755711


Und selbst der Autor des lachhaften Artikels bei BSN spricht in den comments von throughput: http://www.brightsideofnews.com/new...rmance-projections-for-bulldozer-opteron.aspx

Did you actually do the math on that statement? If I have 33% more cores
and each of those are 35% faster, how will I end up with only 50%
increased throughput?

I'm actually aware, that performance and throughput are not the same.
Still on a multi-core chip, depending on the workload, the numbers often
become synonymous
. I also highlighted the fact that for neither of
those numbers AMD actually provided a detailed explanation as to how
they were derived.



Was ich noch vergessen habe: Performance kann im Zusammenhang wirklich synonym zu througput/Durchsatz sein.
 
Zuletzt bearbeitet:
Status
Für weitere Antworten geschlossen.
Zurück
Oben Unten