AMD Interposer Strategie - Zen, Fiji, HBM und Logic ICs

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
AMD hat eine Abkehr von dem "Fusion"-Konzept angekündigt, welches zuvor mit der Einführung der ersten APUs, CPU und GPU auf einem einzigen Chip, der 2011 der Öffentlichkeit vorgestellt wurde. Dieses Konzept scheint an ein Limit gelangt zu sein, welches AMD nun seine Strategie beim grundsätzlichen Aufbau einer CPU/APU/GPU ändern lässt.

Auf der diesjährigen Investoren-Tagung wurden erste Details dazu veröffentlicht, wie Planet3D berichtet hatte - hier nochmals die relevanten Folien als Übersicht:

6509__600x_04_Analystday2015_Papermaster.jpg


6515__600x_10_Analystday2015_Papermaster.jpg


6520__600x_15_Analystday2015_Papermaster.jpg


6521__600x_16_Analystday2015_Papermaster.jpg


6522__600x_17_Analystday2015_Papermaster.jpg


6524__600x_19_Analystday2015_Papermaster.jpg


1_Slide104.JPG


Die Fragen die ich in diesem Thread gerne diskutieren würde betreffen die einzelnen Chip-Baugruppen. Welche davon wird AMD auslagern wie z.B. die Chipsätze, welche von ASMedia entwickelt und hergestellt werden. oder wie HBM-Speicher, der bei der in Kürze erscheinenden Fiji-GPU zum Einsatz kommen wird und der erste auf einem Interposer basierenden Chip ein wird im Zuge dieser Strategie.

AMD-HBM-07.png


Auf dieser Folie werden die Partner der Interposer-Technologie genannt mit UMC, Amkor und ASE.
UMC ist als Foundry bekannt, doch die beiden andere sind nicht so geläufig.
Amkor ist Partner von Globalfoundries bei der Zulieferkette für 2.5 Stacking Technologie:
ASE ist der weltweit größte "assembly and test service Provider" was soviel wie ein Dienstleister rund um Zusammenbau und Tests von Halbleitern ist.

AMD-Fiji-Tonga-Die-shots-2.jpg


Weiterhin ist von großem Interesse wie nun AMD mit dieser Technik die Komponenten aufteilt und in welchem Fertigungsprozess diese produziert werden, bevor sie auf den Interposer kommen.

Sehr interessante und ausführliche technische Keynote zu Die-Stacking - Danke an amdfanuwe für die Quelle:
http://www.microarch.org/micro46/files/keynote1.pdf

Kosten des Interposers bei der Herstellung:
Da es passive Interposer sind, sind die Kosten überschaubar. Das ist simples Silizium von einem Wafer ohne wirklich komplizierte Strukturen:
http://electroiq.com/blog/2012/12/lifting-the-veil-on-silicon-interposer-pricing/

Der Interposer kostet pro 100mm² 1$
Der gesamte Wafer kostet gerade mal 500-650$

Weitere Quellen:
AMD TECHNICAL REPORT: Inter-device Communication and Sharing in Emerging Memory Systems
Challenges for Power, Signal, and Reliability Verification on 3D-IC/Silicon Interposer Designs
Patent von Altera für zusammengesetzte Interposer "Stiched Interposer"
Vergleich zwischen Silikon- und Polymer-Interposer
EETimes: Vergleich 2D vs 2.5D vs 3D ICs - Grundlagen zu Stacking Technologien

Bildquellen:
attachment.php
attachment.php

3dic-05.jpg

A 2.5D IC/SiP using a silicon interposer
and through-silicon vias (TSVs)


3dic-08.jpg

A simple “True 3D IC/SiP”

3dic-09.jpg

A more complex “True 3D IC/SiP”



Enabling Interposer-based Disintegration of Multi-Core Processors

SoC_Cost_Latency.JPGSoC_Yield_Interposer.JPGSoC_Interposer_active_passive.JPGSoC_Speed_Comparsion.JPGSoC_Yield_Comparsion.JPG
 

Anhänge

  • HBM_Memory Controller_Split.JPG
    HBM_Memory Controller_Split.JPG
    61,6 KB · Aufrufe: 2.176
  • Interp_Scheme.JPG
    Interp_Scheme.JPG
    129,4 KB · Aufrufe: 2.440
Zuletzt bearbeitet:

Alter Sack

Lt. Commander
Mitglied seit
10.03.2013
Beiträge
143
Renomée
0
Standort
Dennheritz
Bei jeweils einem Die für CPU, GPU und NB/SB-Funktionen, könnte man ein komplettes GPU-Die aus einer jeweils aktuellen Serie unterbringen.
@Fertigung z.B.: CPU/14nm, GPU/28nm und NB/SB in irgendwas zwischen 55 und 28nm? Wäre praktisch und flexibel.
 

amdfanuwe

Grand Admiral Special
Mitglied seit
24.06.2010
Beiträge
2.372
Renomée
34

FredD

Gesperrt
Mitglied seit
25.01.2011
Beiträge
2.472
Renomée
43
Bedenkt man, wie lange schon am Stapeln von Silizium getüftelt wird, denke ich nicht, dass die Abkehr vom Fusion-Konzept Resultat einer erst neulichen Erkenntnis war.
Weitere Gründe absets des Fertigungsvorsprungs der Konkurrenz werden ja in der von amdfanuwe zitierten Präsentation ab S. 36 recht schön benannt:

• All similar technology components have been integrated such as Cache, FPU, MultiMedia, NB, GPU, SB, etc...
• Only disparate technologies such as DRAM, MEMS, True IVR, Storage, Optics are left

• Process scaling will to stop supporting diverse functionalities on a single die such as fast logic, low power logic, analog, and cache
• The single die will want to break into specialized components to maximize the value of new and existing process nodes

• Process complexity is increasing and yield is dropping as mask count increases
• Large die sizes will continue to have yield challenges
• Die partitioning is challenging and there is significant microarchitecture research

Konsequenterweise müssten auch die APUs mit dem gemeinsamen Speicherkontroller wieder aufbrechen, so dass CPU und GPU im jeweils besten geeigneten Prozess hergestellt werden. Der Speicherkontroller müsste dann Hauptbestandteil des (aktiven) Interposers werden.
 

TNT

Grand Admiral Special
Mitglied seit
27.07.2008
Beiträge
2.269
Renomée
174
Standort
Pott
AMD hat eine Abkehr von dem "Fusion"-Konzept angekündigt, welches zuvor mit der Einführung der ersten APUs, CPU und GPU auf einem einzigen Chip, der 2011 der Öffentlichkeit vorgestellt wurde. Dieses Konzept scheint an ein Limit gelangt zu sein, welches AMD nun seine Strategie beim grundsätzlichen Aufbau einer CPU/APU/GPU ändern lässt.....

Irgendwie eine komische Einleitung... Was hat Fusion mit dem Aufbau einer CPU/APU oder gar Interposern zu tun!?
Ich denke mal nicht, dass sich irgendetwas ausschliesst... oder !?

TNT
 

amdfanuwe

Grand Admiral Special
Mitglied seit
24.06.2010
Beiträge
2.372
Renomée
34
Diesen Artikel von Charlie Demerjian find ich auch noch interessant.:
https://semiaccurate.com/2015/05/19/amd-finally-talks-hbm-memory/
Bisher waren die Verbindungen der Komponenten untereinander durch die "geringe" Pinanzahl, ca. 1000 Pins / CPU, beschränkt.
Es sind nur eine begrenzte Anzahl an PCI-e, RAM Leitungen, etc. möglich, die über das Board geleitet werden müssen. Zudem sind für jeden Pin stromfressende Leitungstreiber nötig.
Durch die Microbumps und den Interposer sind wesentlich mehr Leitungen möglich, mit denen die Chips auf dem Interposer kommunizieren können (Faktor 100). Daurch ließen sich die Interconnects zwischen den Chips nicht nur durch 8 oder 16 sondern durch 128, 256 oder noch mehr Leitungen ausführen. Z.B. könnte ein GPU Chip mit der CPU nicht nur über "16 PCI-e 3.0" Leitungen angebunden sein sondern über den Interposer eben mit 256 Leitungen.
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Du solltest noch diese AMD Präsentation von 12-2013 hinzufügen:
http://www.microarch.org/micro46/files/keynote1.pdf
Seite 48 finde ich interessant.

Diesen Artikel von Charlie Demerjian find ich auch noch interessant.:
https://semiaccurate.com/2015/05/19/amd-finally-talks-hbm-memory/

Danke für die Links. Die Keynote ist sehr detailiert. Charlies Artikel finde ich oft interessant, doch leider auch zu reisserisch und nicht immer nur auf Fakten basierend. Daher verwende ich SemiAc nicht als primäre Quelle, solange es nicht anderweitig bestätigt wurde. :)
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Stacked DDR4 RAM ist auch schon angekündigt von Samsung:
http://community.cadence.com/cadenc...igh-bandwidth-memory-hmb-will-transform-drams
In August 2014, as Tabrizi noted, Samsung announced that it has started mass production of the industry’s first 64GB, DDR4 RDIMMs that use 3D TSV packaging technology. The new RDIMMs include 36 DDR4 DRAM chips, each of which consists of four 4Gb DDR4 DRAM dies. According to Samsung, the new 64GB TSV module performs twice as fast as a 64GB module that uses wire bonding, while consuming half the power.
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Joe Marci, CTO von AMD und früherer JEDEC-Vorstand lässt ein paar Details zu den verwendeten Interconnects zwischen HBM und GPU/CPU/APU in einem Interview zu HBM raus:
http://techreport.com/review/28294/amd-high-bandwidth-memory-explained
The interposer is what makes HBM's closer integration between DRAM and the GPU possible. A traditional organic chip package sits below the interposer, as it does with most any GPU, but that package only has to transfer data for PCI Express, display outputs, and some low-frequency interfaces. All high-speed communication between the GPU and memory happens across the interposer instead. Because the interposer is a silicon chip, it's much denser, with many more connections and traces in a given area than an off-chip package.
Diese Anbindungen sind nach wie vor traditionell auf dem Package.
 

BoMbY

Grand Admiral Special
Mitglied seit
22.11.2001
Beiträge
7.445
Renomée
272
Standort
Aachen
Naja, wie ich im anderen Thread schon geschrieben habe: Es wäre wirklich super wenn AMD das schaffen würde, dass sie nur noch kleine Module herstellen, und alles, nach belieben kombiniert, auf einem Interposer zusammen backen könnten. Bei den APUs sollte das deutlich weniger Ausschuss (in Prozent pro Wafer) bedeuten. Und man könnte die Module besser selektieren und kombinieren, für stromsparende oder hochleistungsfähige CPUs. Und man könnte z.B. einfach ein gutes CPU-Modul mit einem guten GPU-Modul kombinieren, für eine High-End-APU (wo man vorher vielleicht eine schlechte Ausbeute hatte). Selbst unterschiedliche, angepasste/angemessene, Fertigungsprozesse für GPU, CPU und Zusatzmodule wie Chipsatz etc. wären denkbar. Alles in Allem ein großer Gewinn - bis auf die zusätzlichen Kosten für Interposer und das zusammen backen.
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Da es passive Interposer sind, sind die Kosten überschaubar. Das ist simples Silizium von einem Wafer ohne wirklich komplizierte Strukturen:
http://electroiq.com/blog/2012/12/lifting-the-veil-on-silicon-interposer-pricing/

Der Interposer kostet por 100mm² 1$
Der gesamte Wafer kostet gerade mal 500-650$

Selbst wenn AMD 10$ pro CPU/APU/GPU für den Interposer benötigt, so spart alleine die Reduzierung des Dies bei z.B. Fiji um 40mm² deutlich mehr ein. Zudem noch ein halb so grosses PCB, keine RAMs mehr die verbunden werden sollen, weniger Stromlanes, wenige Layers. Da kommt deutlich mehr zusammen als die 10$.

Und nicht zu vergessen, dass der Umsatz für den verwendeten RAM ab sofort durch AMDs Bücher geht - alleine dadurch sollte eine Umsatzsteigerung möglich werden.
 
Zuletzt bearbeitet:

unl34shed

Commodore Special
Mitglied seit
16.02.2011
Beiträge
458
Renomée
6
Die Mehrkosten durch den interposer dürften sich aber durch die höhere yield relativieren. (Vermutung)

Möglich wahre auch dass man die selbe DIE\Maske für die kleinen dGPUs und APUs nutzt.


Oder wie im diesjährigen Aprilscherz auf die Spitze treibt. Ganz unrealistisch find ich den nicht.
 

LoRDxRaVeN

Grand Admiral Special
Mitglied seit
20.01.2009
Beiträge
4.169
Renomée
64
Standort
Oberösterreich - Studium in Wien
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2013

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.797
Renomée
80
Ein hier häufig angebrachter Kritikpunkt war es doch auch, dass die Designs von CPU und GPU sich nicht gut miteinander kombinieren lassen. Das Design der CPU wird z.B. auf höheren Takt ausgelegt als das der GPU. Die APU wies dann fertigungstechnische Probleme auf, die man Globalfoundries in die Schuhe schob.
Das Problem sollte mit dem Interposer der Vergangenheit angehören.
MfG

PS: Was ist eigentlich Silikon?
Ok, LoRDxRaVeN, warst schneller.
 
G

Gast11062015

Guest
Amd hätte die Zeit bis zur neuen Gen. bei den Apu´s auch besser überbrücken können.

z.b. mit GDDR5, das Interface ist auf den Kaveri ja da:]
Oder wenigstens die Komprimierung die die 285 beherrscht dann wäre DDR3 noch nicht soooo .........
 
Zuletzt bearbeitet:

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314

Markus Everson

Grand Admiral Special
Mitglied seit
22.10.2004
Beiträge
6.788
Renomée
270
Standort
Deutschland
Ihr überseht m.E. das die Defect-Rate bei Interposer/TSV überproportional steigt. Das macht man weil man muss (zum Beispiel wegen der Anzahl der Kontakte), aber nicht weil es so toll flexibel ist. ct hat das seinerzeit mal analysiert, als Intel beim Pentium II den Cache aufs MCM brachte weil er nicht mit brauchbarer Yield in ein Die integrierbar war.
 

BoMbY

Grand Admiral Special
Mitglied seit
22.11.2001
Beiträge
7.445
Renomée
272
Standort
Aachen
Ihr überseht m.E. das die Defect-Rate bei Interposer/TSV überproportional steigt. Das macht man weil man muss (zum Beispiel wegen der Anzahl der Kontakte), aber nicht weil es so toll flexibel ist. ct hat das seinerzeit mal analysiert, als Intel beim Pentium II den Cache aufs MCM brachte weil er nicht mit brauchbarer Yield in ein Die integrierbar war.

Meinst Du nicht, dass sich in den letzten 18 Jahren vielleicht etwas verbessert haben könnte, bei der Technik?
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.797
Renomée
80
Die Herstellung des Interposers in einem ausgereiften, gröberen Prozess sollte jedenfalls kein Problem darstellen. Sind die TSVs schwierig miteinander zu verbinden, oder gibt es Alterserscheinungen? Was genau meinst Du mit der Defect-Rate bei Interposer/TSV?
MfG
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314

SPINA

Grand Admiral Special
Mitglied seit
07.12.2003
Beiträge
18.063
Renomée
963
Intel ist nicht geizig mit Masken, aber manchmal greifen sie dennoch auf Multi-Chip-Packages zurück. Nehmen wir Westmere mit der iGPU auf einem separaten Chip oder Broadwell mit dem PCH auf einem separaten Chip. Natürlich ist dies eine "Notlösung", aber eine gangbare, falls sonst die Kosten für eine Maske durch zu geringe Stückzahlen nicht wieder eingespielt würden. Mit jedem Shrink steigen die Kosten für eine Maske schließlich exponentiell an. Außerdem bekommt Intel so noch ältere Fabs ausgelastet. Insofern begibt sich AMD hier in gute Gesellschaft. Ein Interposer ist zwar ein belichteter Halbleiter und demnach nicht mit einem herkömmlichen Package vergleichbar, aber da er lediglich Leiterbahnen enthält, übernimmt er (teilweise) dieselbe Aufgabe. Allerdings sehe ich persönlich bei HBM und gegebenfalls noch FCH das Ende der Fahnenstange erreicht. Weiter ausdehnen sollte man die Interposertechnik nicht. Verglichen mit herkömmlichen Packages ist sie nämlich doch ziemlich teuer. Verwundern sollte dies jedoch niemand, denn man muss die Interposer in Rein(st)räumen belichten und braucht dafür sehr aufwendige Anlagen sowie bei jedem Durchlauf hektoliterweise kostspielige Chemikalien.
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Verglichen mit herkömmlichen Packages ist sie nämlich doch ziemlich teuer. Verwundern sollte dies jedoch niemand, denn man muss die Interposer in Rein(st)räumen belichten und braucht dafür sehr aufwendige Anlagen sowie bei jedem Durchlauf hektoliterweise kostspielige Chemikalien.
Du hast dazu eine belastbare Quelle? Denn wir haben hier schon eine die für den Interposer Kosten in Höhe von 500-650$ pro 200mm Wafer benennt.
100mm² kommen auf ca. 1$

Da es passive Interposer sind, sind die Kosten überschaubar. Das ist simples Silizium von einem Wafer ohne wirklich komplizierte Strukturen:
http://electroiq.com/blog/2012/12/lifting-the-veil-on-silicon-interposer-pricing/

Der Interposer kostet por 100mm² 1$
Der gesamte Wafer kostet gerade mal 500-650$
 

Meckel

Commodore Special
Mitglied seit
09.03.2009
Beiträge
406
Renomée
15
Da es passive Interposer sind, sind die Kosten überschaubar. Das ist simples Silizium von einem Wafer ohne wirklich komplizierte Strukturen:
http://electroiq.com/blog/2012/12/lifting-the-veil-on-silicon-interposer-pricing/

Der Interposer kostet por 100mm² 1$
Der gesamte Wafer kostet gerade mal 500-650$

Selbst wenn AMD 10$ pro CPU/APU/GPU für den Interposer benötigt, so spart alleine die Reduzierung des Dies bei z.B. Fiji um 40mm² deutlich mehr ein. Zudem noch ein halb so grosses PCB, keine RAMs mehr die verbunden werden sollen, weniger Stromlanes, wenige Layers. Da kommt deutlich mehr zusammen als die 10$.

Und nicht zu vergessen, dass der Umsatz für den verwendeten RAM ab sofort durch AMDs Bücher geht - alleine dadurch sollte eine Umsatzsteigerung möglich werden.

Wenn der Interposer quasi nix kostet dann könnte die neue HBM Grafikkarte ja auch mit mehr als 4 RAM-Stacks bestückt werden?
 

Complicated

Grand Admiral Special
★ Themenstarter ★
Mitglied seit
08.10.2010
Beiträge
4.537
Renomée
314
Ich bin mir nicht sicher inwiefern das in Abhängigkeit stehen sollte? Was meinst du?
 
Oben Unten