Infos über K8L
- Ersteller Calenn
- Erstellt am
rkinet
Grand Admiral Special
aus: http://www.xbitlabs.com/articles/cpu/display/amd-k8l_5.html
vgl.
Beim Opteron wichtig auch die weiteren Optimierungen bei der Virtualisierung wie 'Nested Page Tables" s. http://www.computerbase.de/news/hardware/prozessoren/amd/2006/august/amd_opterons_sockel_f/ Intel arbeitet viel mehr mit Virtualisierungssoftwareumsetzung als Hardware zu integrieren.
In Summe ist der K8L (auch s. Integer-Anteil) ein intensiv optimiertes Design.
Beim Conroe sind Designschwächen (aus der Vergangenheit) vorhanden, wobei er aber durch 4-fach superskalar bedingt Vorteile hat. Sieht also nach Conroe II (in 45nm ?!?) aus.
---
Gedanken zur Yieldrate beim Quad / K8L
Es müssen 4 Cores funktionsfähig produziert werden,
dazu jeweils 512k L2 und
der 2M++ L3-Cache
Auch wenn nur 5-10% aller Cores/ L2 bei AMD defekt sind, ergeben sich beim Quad-Core somit allein über 20-45% Ausschuß,
was bei den ca. 300 mm3 großen DIEs schwerzhaft wäre.
Will man nur 2-3 funktionsfähige Cores davon haben steigt die Ausbeute aber stark an - vielleicht 2-5% unbrauchbar.
Beim L3-Cache dürfte das Risiko deutlich höher sein, hier müßte AMD mit Reservezellen arbeiten (also 2,5 MB an Transitoren, davon aber nur 2MB max. freischalten).
Sollte AMD sich dazu entschließen ca. 50% aller Quad-Core DIEs zu echten Quad freizuschalten und den Rest als (sogar etwas höher taktendende) Dual-Core mit zusätzlich L3 wäre dies eine fast komplette Verwendung aller gefertigten DIEs.
Dazu noch einen 'echten' Duasl-Core K8L mit 2* 1M (statt 2* 512k wie beim Quad) OHNE L3 (2* 1M benötigt AMD eh für den Opteron)
Der könnte dann auch zum 2* 512k L2 gestutzt werden zur Erhöhung der Ausbeute.
Schematisch könnte man sich den linken Teil des Quad (s. oben) einfach wieder weg denken, dann wäre der Dual-Core fast schon realisiert.
vgl.
Die SSE-Performance des K8L liegt deutlich über der des Conroe.
Beim Opteron wichtig auch die weiteren Optimierungen bei der Virtualisierung wie 'Nested Page Tables" s. http://www.computerbase.de/news/hardware/prozessoren/amd/2006/august/amd_opterons_sockel_f/ Intel arbeitet viel mehr mit Virtualisierungssoftwareumsetzung als Hardware zu integrieren.
In Summe ist der K8L (auch s. Integer-Anteil) ein intensiv optimiertes Design.
Beim Conroe sind Designschwächen (aus der Vergangenheit) vorhanden, wobei er aber durch 4-fach superskalar bedingt Vorteile hat. Sieht also nach Conroe II (in 45nm ?!?) aus.
---
Gedanken zur Yieldrate beim Quad / K8L
Es müssen 4 Cores funktionsfähig produziert werden,
dazu jeweils 512k L2 und
der 2M++ L3-Cache
Auch wenn nur 5-10% aller Cores/ L2 bei AMD defekt sind, ergeben sich beim Quad-Core somit allein über 20-45% Ausschuß,
was bei den ca. 300 mm3 großen DIEs schwerzhaft wäre.
Will man nur 2-3 funktionsfähige Cores davon haben steigt die Ausbeute aber stark an - vielleicht 2-5% unbrauchbar.
Beim L3-Cache dürfte das Risiko deutlich höher sein, hier müßte AMD mit Reservezellen arbeiten (also 2,5 MB an Transitoren, davon aber nur 2MB max. freischalten).
Sollte AMD sich dazu entschließen ca. 50% aller Quad-Core DIEs zu echten Quad freizuschalten und den Rest als (sogar etwas höher taktendende) Dual-Core mit zusätzlich L3 wäre dies eine fast komplette Verwendung aller gefertigten DIEs.
Dazu noch einen 'echten' Duasl-Core K8L mit 2* 1M (statt 2* 512k wie beim Quad) OHNE L3 (2* 1M benötigt AMD eh für den Opteron)
Der könnte dann auch zum 2* 512k L2 gestutzt werden zur Erhöhung der Ausbeute.
Schematisch könnte man sich den linken Teil des Quad (s. oben) einfach wieder weg denken, dann wäre der Dual-Core fast schon realisiert.
Zuletzt bearbeitet:
jensibensi
Admiral Special
Hi,
hardocp hat was über Energiesparfunktionen, scheinbar soll jeder Core seine eigene Taktrate kriegen.
http://enthusiast.hardocp.com/article.html?art=MTE0OCwxLCxoZW50aHVzaWFzdA
Ciao Jens
hardocp hat was über Energiesparfunktionen, scheinbar soll jeder Core seine eigene Taktrate kriegen.
http://enthusiast.hardocp.com/article.html?art=MTE0OCwxLCxoZW50aHVzaWFzdA
Ciao Jens
rkinet
Grand Admiral Special
Hat AMD schon längst so auch vorgestellt.
Nach dem 'Tape Out' ist das Wort 'soll' auch nicht zutreffend - das ist längst umgesetzt.
AMD hat beim K8L in jahrelanger Arbeit sinnvolle Verbesserungen implementiert und sieht auch vs. Conroe in fast allen Fällen besser aus.
Da wird Intel nochmals nacharbeiten (müssen) und dann wohl in 45nm einen Conroe II nachreichen.
Zuletzt bearbeitet:
Intel hat ja bereits angekündigt künftig für eine schnellere Wachablösung zu sorgen.
Der Core III Quad mit Ridgefield Kern ist auch bereits für Anfang 2008 angekündigt.
Die Mobilvariante Core III Quad Mobile mit Penryn Kern soll sogar noch Ende nächsten Jahres erscheinen.
Bis dahin sollte AMD dann auch schon den K9 wenigstens auf dem Reißbrett fertig haben.
Auch wenn sich vermutlich der K8L im Vergleich noch sehr gut schlagen wird.
Dennoch muss jetzt auch AMD ein höheres Entwicklungstempo an den Tag legen um wettbewerbsfähig zu bleiben.
wo wird das geld gemacht?
nicht bei den oberen 10.000 bzw. bei den high-end produkten sondern 2 stufen darunter....
wenn amd in diesem bereich preis/leistungsmäßig den vorteil hat, haben sie von der marktpos. einen vorteil...
nicht bei den oberen 10.000 bzw. bei den high-end produkten sondern 2 stufen darunter....
wenn amd in diesem bereich preis/leistungsmäßig den vorteil hat, haben sie von der marktpos. einen vorteil...
rkinet
Grand Admiral Special
s. http://www.heise.de/bilder/77151/1/1
Die Anzahl der Cores (und deren Strombedarf), aber auch die Cachegröße und neue Instruktionen = Co-Prozessoren oder Erweiterungen der SSE bestimmen zukünftig die CPU-Performance.
AMD hat bei 65nm die eSiGe in der Hinterhand, bei 45nm ist es der FINFET-Transitor.
Beim Cache erscheint mir das ZRAM ein Trumpf-Ass für AMD.
Statische RAMs beim Cache fressen Transitoren und Strom und sind fehlerträchtig schon in der Fertigung.
AMD hat zudem schon eine nächste Stufe beim K8L in Arbeit btr. die Virtualisierung der I/O-Komponenten. Dazu dann noch üppiger L3-Cache als ZRAM ergibt dicke Zuwächse im unteren zweistelligen Prozentbereich bei der IPC.
Das müßte reichen vs. Intel und Conroe Updates.
---
AMD kann noch locker jahrelang den 'alten' Dual-Core K8 /Stepping G im Sempron verkaufen (2* 128k bis 2' 256k).
Entwicklungskosten abgeschrieben, je CPU ein Gewinn. Intel hingegen muss Netburst ausmustern und
den Allendale früh ins Budget-Level schieben.
Sogar die 'alte' Fab30 kann noch länger Single-Core K8 in 90nm fertigen - kein Problem bei Performnace im Budget-Bereich und die TDP ist hier auch gut genug.
Aus dem Quad-Core K8L wird der Dual-Core K8L isoliert und das Rückgrad der Athlon X2 / Opteron Baureihe.
Per Quad-Core wird dann das Geld für die K8L-Entwicklung wieder zum größten Teil eingespielt.
AMD ist also gut positioniert - lediglich zeitliche die Lücke bis K8L ist nun schmerzhaft positiv für Intel.
Intel kann in dieser Zeit viel Geld einspielen, hatte aber auch die Kosten für die Conroe-Entwicklung zu tragen.
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
? etwa wie bei: http://www.heise.de/newsticker/meldung/66955
'Perryville mit einem Kern und 2 MByte L2-Cache' - da kann AMD per Dual-Core K8L mit int. GPU was sinnvolleres mit der Silcium-Fläche anstellen.
'Ein' Kern könnte aber ggf. die Rückkehr von HT bedeuten, was sowohl im Budget-Bereich (4-fach superskalar ist sichlich per HT noch besser ausnutzbar) als auch im Bausatz bei Mainstream Dual-Core günstig wäre.
Und Intels 'Lust' am Cache - da wird AMD so ab 2008 per ZRAM viel günstiger gefertigt ähnliche Cachegrößen anbieten können ohn daß viel Silcium benötigt oder die Yieldrate je DIE sinkt.
K9 , AMD hat ja schon für 2008 einen weiteren Core angekündigt (s. Analystentag Juni'06). Intel kündigt mehr im Detail an, AMD ist aber offensichtlich ebenso bei den weiteren Entwicklungen nicht untätig.
Schnelles Intel-Tempo ? http://www.computerbase.de/news/hardware/chipsaetze/intel/2006/juni/intel_965-chipsatz_broadwater/
Sehr sinnvoll, wenn dabei die P-ATA für die optischen Laufwerke 'vergessen' werden
Dresdenboy
Redaktion
☆☆☆☆☆☆
Zum Z-RAM gibt es neben der aktuellen Meldung mit 5 MBit/mm² noch einen hübschen MDR-Artikel.rkinet schrieb:
Bei 5 MBit/mm² würden übrigens 87 MBit bzw. ca. 10 MByte inkl. ECC auf die Fläche des 1MB L2 des 65nm Cores passen.
Laut http://www.amdcompare.com/techoutlook/ erwartet uns für 2008 von AMD die Direct Connect Architecture 2.0 (was Ruiz offensichtlich meinte, demnach noch kein neuer Kern, nur der Shrink auf 45nm) sowie >8-way Server.
Wir müssen zugeben, dass die K8L-Slides max. 8-way zeigten. Das ist wohl auf die derzeitigen Limitierungen im HT-Protokoll zurückzuführen. Die gezeigten Leistungs- u. Performance-per-Watt-Zuwächse sind dann wohl auf die DC-Architektur 2.0 u. 45 nm zurückzuführen.
Deshalb gab es auch keine Steigerung bei HPC, da dort meist mit hauptsächlich lokal arbeitenden Algorithmen gearbeitet wird, während die anderen Anwendungen viel Kommunikation zw. den Prozessoren aufweisen.
rkinet
Grand Admiral Special
vgl. http://tweakers.net/ext/i.dsp/1144182684.jpg
Dann könnten sich unter dem abgedeckten Bild beim 65nm Sample ca. 6 MByte Cache verstecken ?!
Wenn AMD an ZRAM schon 65nm bastelt könnte vielleicht sogar folgendes geschehen:
- Der 65nm 'Sparta' ist ein K8L-Core
- Beim K8L ist der L2 nicht mehr 'exklusiv' angesteuert
- AMD ersetzt den SRAM-L2 durch 512k ZRAM (oder 2* 256k bis 2* 512k bei einem Dual-Core 'Sparta')
- Im Ergebnis ein kompakter Core, der zudem radikal weniger Transistoren hat (der Transistorfresser L2 in SRAM fällt weg) und ggf.höhere Yieldrate.
- AMD kann sein ZRAM in der Massenfertigung bei moderaten Taktraten 'erproben'.
Später kommt dann ZRAM in 45nm und als L3 beim Athlon und beim Opteron zum Einsatz.
Das halte ich für unwahrscheinlich, denn bei kurzen Pipelines wie den des Core II Duo (12 Stufen) bringt HyperThreading so gut wie kaum noch etwas. Auch ein Grund warum AMD bisher noch nicht auf diesen Zug aufgesprungen war und man eher an der Entwicklung von Prozessoren mit mehreren physikalischen Kernen gearbietet hat, als sich mit logischen Kernen zufrieden zu geben. Denn erst bei längeren Pipelines wie den des Pentium IV (20/31 Stufen) trägt HyperThreading zu einer besseren Auslastung der Recheneinheiten bei. Bei kurzen Pipelines nimmt der Overhead bloß unnötige Rechenzeit in Beschlag und HyperThreading bleibt ansonsten ein Feature ohne großen Praxisnutzen.
Hier zu gibt es bei Au-Ja! einen ganz aufschlussreichen Artikel: http://www.au-ja.org/review-intelcore2duo-3.phtml
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
Nur, IBM setzt beim Power-Core auf SMT, sowohl beim Tri-Core, als auch im Cell bei ca. 11-stufiger Pipeline.
Gerade beim Core2 ergeben sich durch den 4-fach superskalare Aufbau teilweise ungenutzte Recheneinheiten.
Sicherlich gibt es Tücken im Detail bei der Implementierung, aber auch nur +10-20% mehr an IPC je Core bei einigen Applikationen wären ein gewaltiger Fortschritt.
Dresdenboy
Redaktion
☆☆☆☆☆☆
Dresdenboy
Redaktion
☆☆☆☆☆☆
Ein paar CPU-Z-, Sandra- u.a. Screenshots mit Rev.G-Core:
http://www.xtremesystems.org/forums/showpost.php?p=1700793&postcount=228
2 GHz mit 1,25 V.
http://www.xtremesystems.org/forums/showpost.php?p=1700793&postcount=228
2 GHz mit 1,25 V.
rkinet
Grand Admiral Special
Hier hat man den einzigen Hinweis auf Stepping G: http://img.oc.com.tw/b60799/20069511501413494030192.jpg
Die Performance ist (im Rahmen der Toleranz vom CPU-Takt) identisch zu Rev.F.
Allerdings sackt ja beim Shrink 90nm auf 65nm die TDP prinzipiell auf ca. 2/3 ab.
Aktuell sind 1,20-1,25V Modelle bei 65 Watt TDP (s. http://www.amdcompare.com/us-en/desktop/default.aspx), da kann man bei 65nm auf formell auch 65 W TDP hofffen, was aber wie beim Winnie in der Praxis eher 40-45 Watt bedeuten könnte.
Die 2 GHz sind zwar 'nett', aber für 2,6++ GHz dürfte wohl die Spannung höher liegen.
Auf jeden Fall sind aber nun die 65nm Samples draußen und man kann in einigen Monaten auf Modelle im Laden hoffen.
K8L dauert aber noch.
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Danke für die Info. Schaut ja gar nicht mal soo schlecht aus. Für die allererste 65nm Generation (G0) sind 1,25V bei 2 GHz ja ganz gut.
Für was steht K8L eigentlich zur Zeit ? QuadCore ? QuadCore mit verbesserter 128bit FPU ? Verbesserter, einzelner Prozessorkern mit Rev.G oder doch mit Rev. H. ?
Ich denke wir sollten das "K8L" langsam sein lassen und wieder mehr von Revisions und Cores sprechen, ansonsten versteht jeder was andres darunter.
ciao
Alex
rkinet
Grand Admiral Special
http://www.computerbase.de/news/hardware/prozessoren/amd/2006/august/amds_k8l-quad-core_tape-out/
Mitte 2007 : AMD spricht offiziell nicht von 'K8L', nur von 'Next Generation of AMD64"
Aber sowohl für Quad-, als auch Dual-Core tut sich etwas.
In http://www.amdcompare.com/techoutlook/ sind ebenso einige Verbesserungen angesprochen.
AMD hat Ende des Jahres erste 65nm Produkte, aber Mitte 2007 diese neue CPU-Linie.
Daher ist Stepping G der 65nm Start UND Mitte 2007 geht weiter mit einem neuen Core (Stepping H): wobei dann auch eSiGe fällig wäre.
K8L für Stepping H - solange AMD nicht Neues dazu sagt, ist diese Verknüpfung die logischte.
Sonic
Grand Admiral Special
Stört sich eigentlich keiner an dem X2 2500+? Oder is das einfach n Auslefehler, weil es den noch gar nicht gibt? Aber dann müsste er doch eigentlich 3800+ anzeigen
rkinet
Grand Admiral Special
H2' 2006 - so AMD; also müßte spätestens Nov./Dez, was in 65nm auf den Markt kommen, oder ?Wann beginnt die Massenfertigung der 65nm CPUs
Bzw. wie lange hat AMD noch bis zur Massenfertigung Zeit um die 65nm Technologie zu verbessern
bzw. http://uk.theinquirer.net/?article=34147
Demnach kommt 'early next year' die zweite Generation von 65nm, was für die ersten Serienwaferstart in Stepping G nur noch Wochen erwarten läßt (ggf. läuft die 65nm Fertigung schon an).
AMD erwartet allenfalls noch wenige Monate Zeitbedarf bis die 65nm auf Sollwerte bei der Qualität kommt (Wafer werden ja per AMD-Software optimiert).
Die Fab36 wird ja nicht für 65nm noch umgebaut, man hat nur bald Masken mit geringerer Strukturbreite bei 65nm im Gebrauch. Da sind keine größeren Stolpersteine zu erwarten. (Intel hingegen hat für 65nm die Fabs jeweils umgebaut, die dann aber auch gleich mit der 65nm Fertigung begannen)
Die CPU dürfte einfach als Sample keinen ID-String als Namen ausgeben - CPUZ 'erfindet' dann einen.Stört sich eigentlich keiner an dem X2 2500+? Oder is das einfach n Auslefehler, weil es den noch gar nicht gibt? Aber dann müsste er doch eigentlich 3800+ anzeigen
Dresdenboy
Redaktion
☆☆☆☆☆☆
Wie rkinet schon sagte, liegt das an der Engineering-Sample-Natur. Mit Rev. G hat sich ja auch noch das CPUID-Format verändert u. deshalb wohl hat CPU-Z (im Gegensatz zu Sandra) im Feld "Revision" nichts stehen u. findet keinen passenden CPU-Namestring.Stört sich eigentlich keiner an dem X2 2500+? Oder is das einfach n Auslefehler, weil es den noch gar nicht gibt? Aber dann müsste er doch eigentlich 3800+ anzeigen
Desertdelphin
Grand Admiral Special
- Mitglied seit
- 23.10.2002
- Beiträge
- 4.395
- Renomée
- 185
also ich schaffs immerwieder die richtigen schnäppchen zu machen 
1700+ war ein hammerschnäppchen das 1,5 Jahre mit den Top CPUs gleichzog, der 3000+ A64 @ bis zu 2,6 Ghz war bis vor kurzem 2 Jahre lang immer gut dabei und jetzt der E6400@ 3Ghz@1,2 VCore mit 3,6 als schon getestete möglichkeit wird wohl auch ne weile halten
Da lach ich doch
1700+ war ein hammerschnäppchen das 1,5 Jahre mit den Top CPUs gleichzog, der 3000+ A64 @ bis zu 2,6 Ghz war bis vor kurzem 2 Jahre lang immer gut dabei und jetzt der E6400@ 3Ghz@1,2 VCore mit 3,6 als schon getestete möglichkeit wird wohl auch ne weile halten
Da lach ich doch
rkinet
Grand Admiral Special
Onkel Dell aber nicht
Wer ihn brauch und auch genügend Geld fürs Mainboard ausgibt - Glückwunsch !
Aber - http://uk.theinquirer.net/?article=34222
Intel sieht Silvester 2006 gerade mal die 20% Marke beim C2D und hat nicht ohne Grund den 65nm / 65 W TDP Celeron D nachgeschoben.
Ein 65nm / Stepping G Athlon X2 3800+ ist da immer noch eine Offenbahrung an low power und gleichzeitig bester Performance.
In Q2'2007 sieht das am Markt anders aus, da wird C2D und Varianten bei Intel den Ton angeben.
Aber AMD hat per K8L dann (theoretisch) etwas zur Verfügung was den C2D wieder ganz normal aussehen läßt bis deutlich mehr Strombedarf / Perfromance im Vergleich zu AMD.
Dresdenboy
Redaktion
☆☆☆☆☆☆
So, die aktuellste Folie mit der AMD-Quad-Core-Roadmap zeigt immer noch die vom Analyst Day angekündigten Features (128 bit FPU etc.) für 2007:
http://uk.theinquirer.net/?article=34243
Sieht schlecht aus für einen 4fach K8. Irgendwie schade
http://uk.theinquirer.net/?article=34243
Sieht schlecht aus für einen 4fach K8. Irgendwie schade
Opteron
Redaktion
☆☆☆☆☆☆
- Mitglied seit
- 13.08.2002
- Beiträge
- 23.645
- Renomée
- 2.254
Jo, schon mal beruhigend, dass die 128bit FPU immer noch auf der Liste steht, das senkt die Quad K8 Wahrscheinlichkeit doch um Einiges.Sieht schlecht aus für einen 4fach K8. Irgendwie schade
Gibt noch einige weitere Kleinigkeiten, die sich geändert haben:
1. Entfallen ist:
a) 2007: Hypertransport 3.0.
Wollen wir hoffen, dass der bei der Direct Connect Arch. 2.0 2008 automatisch enthalten ist. Außerdem stellt sich die Frage, ob das auch die K8 Chips mit 4 HTr Anschlüssen betrifft, aber naja das Problem dürfte wieder die DCA 2.0 erschlagen.
b) 2008: FB Dimm Support. Naja das wundert wohl keinen ...
c) 2008: Enhanced RAS. Ob das wohl mit der Streichung von FBD zu tun hat ?
d) 2008: Virtualization (aber dafür gibt es einen neuen Punkt virtual I/O, wird wohl das Gleiche sein )
2. Dazugekommen:
a) 2008: Probe Filter. Was ist das überhaupt ? Dazu fällt mir im Moment nur der "Snoop filter" des IBM X3 Chipsatzes ein, aber das mag am Wort "filter" liegen
Ist es eventuell ein Hinweis auf Horus ?
b) 2008: Virtual I/O, Kommentar s.o.
Da die meisten Änderungen 2008 betreffen, könnte das auch den Zusammenschluss mit ATi geschuldet sein, aber große Änderungen sind es ja eher nicht.
ciao
Alex
P.S: direkte Links zu den beiden Folien:
Alt: http://www.iian.ibeam.com/events/th...0060601090732085933/default_large/Slide68.JPG
Neu: http://www.theinquirer.net/images/articles/amdroad1.jpg
Zuletzt bearbeitet:
Ähnliche Themen
