Was kommt (nach den ersten Deneb (K10.5+)) fuer den Desktop bis zum Launch der BD(APUs)?

Dr@ - CPUIDs was sonst :)

Die Shanghais und auch Istanbuls können ja DDR3 (sonst würde es ja auch nicht bei den Denebs & Co gehen) - es wird nur nicht verwendet ...

MC = 2 leicht verbesserte Istanbul (nur neuer Name weil DDR3 aktiv)

bereits gefundene CPUIDs

00100F80 - HY-D0 Istanbuls
00100F81 - HY-D1 ES
00100F90 - ES
00100F91 - ES
 
Hmm ... Planned Production Apr 2010 ? Das wäre etwas arg spät
War das auf alten AMD Listen auch schon so ? Ansonsten wohl doch eine Fälschung

Komisch sind auch die 3-4 Thuban Modelle, bisher wurden nur 2 angekündigt.
Ausserdem wundere ich mich, dass es kein 140W Modell gibt.

Die Folie scheint richtig zu sein, die Planned Production Angabe ist so schwachsinnig, dass die Folie von AMD sein muss. Diese Angabe hat kaum Aussagekraft, da AMD sich AMDs Produktionspläne mal schnell "dynamisch" verändert..

Ein Beispiel dazu: Der Turion II ZM86 sollte eigentlich erst dieses Quartal (also 1Q/2010) produziert werden (Angabe "Planned Production"). Schon komisch, was das da wohl in meinem Lappi ist?! *suspect*

Zu dem 140W-Modell würde ich mal sagen, was nicht ist, KANN ja noch kommen.

Gruß Banjoke
 
Hydra lebt.. (wirklich alter Codename)

Noch etwas Interessantes
I want to make a comment (well, it is a guess-work, actually) about the supposed fact that "Any_Result_Available_Time" mentioned at http://svn.open64.net/filedetails.p...n/targ_info/proc/x8664/orochi_si.cxx&rev=2722 adds in many cases a 5 cycle latency when the operand is in memory.

Well, I looked at a patent previously mentioned at http://citavia.blog.de/ and it seems me to that *if* Bulldozer implements the patent entitled "linking speculative results of load operations to register values" or a similar method, then the 5 cycle additional latency would only mean *maximum* additional latency. That is, in case the CPU is able to "speculatively link" a previous store to memory with a load from memory, than the latency would be lower. It depends on the workload obviously, but the average additional latency for typical x86 codes could be expected to be close to 0-1 cycles. Bottom line is, the number "5" has no bearing to the performance of typical x86 codes - so, we should ignore it. What matters is, surprisingly, the Bulldozer's *architecture*, not the individual numbers.

Note: This is a guess.

http://realworldtech.com/forums/?action=detail&id=106800&threadid=106752&roomid=2
.
EDIT :
.

Ich nehms mal an, wahrscheinlich hat man genugend D0 Istanbuls auf Halde, sooo groß ist der Umsatz mit denen ja nicht (abgesehen von diversen Supercomputer Aufrüstern ^^).
Wenn die Halde mal weg ist, wird aber sicherlich D1 durchsickern :)

Dirk Meyer schrieb:
In servers, customer adoption of the six core AMD Opteron Processor has been impressive, accounting for nearly 60% of our server revenue and half of our units.
http://seekingalpha.com/article/183...-inc-q4-2009-earnings-call-transcript?page=-1
:)
 
Die Folie scheint richtig zu sein, die Planned Production Angabe ist so schwachsinnig, dass die Folie von AMD sein muss. Diese Angabe hat kaum Aussagekraft, da AMD sich AMDs Produktionspläne mal schnell "dynamisch" verändert..
Haha - sehr gut, ist war ein kruder Nachweis, aber es soll uns als Authentizitätmerkmal genügen *lol*

Also .. Zosma ... - vermutlich teildefekter Thuban - kommt.
Nehmen wir mal konservativ an, dass das 95W Teil auch @3,2 GHz läuft (die 5 RatingPunkte mehr könnten vom Turbo kommen), dann sollte der Thuban Pi*Daumen wenigstens mit 3 GHz@6Core und 125W laufen können. Mit 4 Kernen sollten im gleichen 125W Band dann 3,4 GHz möglich sein, mit zwei ... 3,6++.
Würde mir persönlich ausreichen, wiewohl ein 140W BE mit jeweils 200 MHz mehr nicht verkehrt wäre ;D

Zu dem 140W-Modell würde ich mal sagen, was nicht ist, KANN ja noch kommen.
Schon klar, aber es wundert halt, dass nichts dabei ist.Naja mal abwarten.
Hydra lebt.. (wirklich alter Codename)

Noch etwas Interessantes
(...)Well, I looked at a patent previously mentioned at http://citavia.blog.de/ and it seems me to that *if* Bulldozer implements the patent entitled "linking speculative results of load operations to register values" or a similar method, then the 5 cycle additional latency would only mean *maximum* additional latency. That is, in case the CPU is able to "speculatively link" a previous store to memory with a load from memory, than the latency would be lower. It depends on the workload obviously, but the average additional latency for typical x86 codes could be expected to be close to 0-1 cycles. Bottom line is, the number "5" has no bearing to the performance of typical x86 codes - so, we should ignore it. What matters is, surprisingly, the Bulldozer's *architecture*, not the individual numbers.(...)
Dazu passend hat jetzt jemand in Deinem Blog die (maximalen?) Latenzen verglichen:
Orochi vs Barcelona:

simple alu 1, 1
simple alu w/ mem operand 4, 4
packed insert 14, 9 +55%
lea 1, 1
push/pop 3, 3
ret near 4, 4
call 4, 4
dynamic tls call 6, 5 +20%
indirect call/jump 4, 4
imult32 3, 3
imult64 5, 5
leave 3, 3
enter 19, 19
div32 39, 39
div64 71, 71
idiv32 42, 42
idiv64 74, 74
load8_16/32/64 7, 4 +75%
load32/64 3, 3
store 3, 3
branch 1, 1
sqrtss 30, 19 +58%
sqrtsd 41, 29 +41%
float-mov 1 2, 2
float-mov 2 4, 2 +100%
float-mov 3 4, 2 +100%
float-load 1 5, 3 +66%
float-load 2 4, 3 +33%
float-load vector 5, 2 +150%
float-load vector II 5, 2 +150%
float-load vector low-high packed-single 7, 4 +75%
float-store vector low-high packed-single 7, 2 +250%
float-load vector low-high packed-double 5, 4 +25%
float-store vector low-high packed-double 7, 2 +250%
float-store 2, 2
float-store vector 5, 3 +66%
float-store vector II 5, 2 +150%
vector cvt I 4, 4
vector cvt II 7, 2 +250%
vector cvt III 7, 7
vector cvt IV 4, 4
vector cvt I w/ memory operand 7, 6 +16%
vector cvt II w/ memory operand 12, 4 +200%
vector cvt III w/ memory operand 12, 9 +33%
vector cvt IV w/ memory operand 9, 6 +50%
int-2-float w/ mem 16, 9 +77%
int-2-float 9, 14 -35%
double-2-float 4, 8 -100%
double-2-float w/ mem 9, 9
int-2-double 9, 14 -35%
int-2-double w/ mem 16, 9 +77%
int-2-float 5, 9 -44%
float-2-int 2, 2
float-alu 6, 4 +50%
float-alu for float vector class I 6, 4 +50%
float-alu for float vector class I w/ memory operand 11, 6 +83%
float-alu for float vector class II 2, 2
float-alu for float vector class II w/ memory operand 7, 4 +75%
float-alu for float vector class III 6, 4 +50%
float-alu for float vector class III w/memory operand 11, 6 +83%
float-alu for float vector class IV 27, 18 +50%
x87 cosine 93, 93
x87 sine 93, 93
float-alu for float vector class IV w/ memory operand 32, 20 +60%
float-alu for float vector class V 30, 20 +50%
float-alu for float vector class V w/ memory operand 35, 22 +59%
float-alu for float vector class VI w/ memory operand 7, 2 +250%
float-alu for float vector class VII 32, 21 +52%
float-alu for float vector class VIII 41, 27 +52%
float-alu for float vector class IX 5, 3 +67%
float-alu for float vector class X 2, 2
float-alu for float vector class XI 2, 2
float-alu for float vector class XII 2, 2
float-alu for float vector class XII w/ memory operand 5, 2 +250%
float-alu for float vector class XIIa 2, 2
mmx shuffle 3, 2 +50%
float-alu for float vector class XIII 3, 2 +50%
float-alu for float vector class XIV 2, 2
float-alu for float vector class XV 2, 2
sse parallel compares 2, 2
float-alu for float vector class XVI 2, 2
Da steht nichts vom Umsatz, nur dass die Hälfte des Serverbereichs 6Kerner waren. also z.B. 50 Duals, 150Quads, und 200 6Kerner. Die realen Stückzahlen weis man halt nicht :(

ciao

Alex
 
Zuletzt bearbeitet:
@Crashtest:
Wo wurden diese IDs gefunden? Bei herausgegebenen ES? Wäre mal interessant, ob schon irgendwo eine ID der Bulldozer-Samples aufgetaucht ist.

@Opteron:
Dazu passend hat jetzt jemand in Deinem Blog die (maximalen?) Latenzen verglichen:

Ich mag es, wenn sich manche Dinge von selbst erledigen ;) Es kommt mir schon vor, als wären wir in einem kleinen BD-Capabilities-Research-Team *g* Dann könnte eigentlich Intel uns die nächsten Thuban-Systeme mit guter ATI-Grafik bezahlen, wenn sie schon mitlesen ;)

Da steht nichts vom Umsatz, nur dass die Hälfte des Serverbereichs 6Kerner waren. also z.B. 50 Duals, 150Quads, und 200 6Kerner. Die realen Stückzahlen weis man halt nicht :(

Größenordnungsmäßig sollte das ermittelbar sein:
Gartner put worldwide shipments at 1.9 million units, down 17.1 percent year-over-year, while IDC reported shipments down 17.9 percent. Revenues were down 15.5 percent to $10.7 billion and 17.3 percent to $10.4 billion, respectively.
Vom 3. Quartal.
http://www.channelinsider.com/c/a/S...e-in-Server-Sales-Data-Especially-x86-107980/

Dazu noch:
http://www.serverwatch.com/news/art...CEO-Targets-2010-Growth-in-Mobile-Servers.htm

Wenn Server Processor Sales laut CC 20% rauf sind (analog also ~13 Mrd. $ Serverumsätze) davon ca. 25% Prozessorkosten sind, also 3 Mrd. $ und davon ~10% AMD-Anteil (300 Mio. $), wären Istanbuls unter diesen Annahmen mit ca. 180 Mio. $ beteiligt (60%), Units (mit 2P durchschnittlich) etwa 50% von 450k (2P*1,9 mio server + 20% sind ~4,5 mio P, davon wieder 10% für AMD, also 450k) wären 225k. Das wäre zwar schon ein ASP von 800 $, aber ein Fehler von 20% oder gar mehr kann oben schon mit drin sein. Für die Größenordnung sollte es reichen. Das wäre also schon eine hübsche Menge. Alte D0-Bestände sollten demnach nicht zu lange Bestand (Wortspiel ;)) haben.
 
@Crashtest:
Wo wurden diese IDs gefunden? Bei herausgegebenen ES? Wäre mal interessant, ob schon irgendwo eine ID der Bulldozer-Samples aufgetaucht ist.

Es ist ja nicht gerade "sicher", aber über http://abcathome.com/hosts_user.php?userid=28388&show_all=1&sort=os findet man:

Host 93542 - AMD Engineering Sample [Family 16 Model 9 Stepping 0]

Host 98482 - AMD Engineering Sample [Family 16 Model 9 Stepping 1]

Der hatte schon immer viele AMD ES ...
 
Es ist ja nicht gerade "sicher", aber über http://abcathome.com/hosts_user.php?userid=28388&show_all=1&sort=os findet man:

Host 93542 - AMD Engineering Sample [Family 16 Model 9 Stepping 0]

Host 98482 - AMD Engineering Sample [Family 16 Model 9 Stepping 1]

Der hatte schon immer viele AMD ES ...

Danke für den Tipp. Ich habe das mal als Suchstring verwendet, um schließlich noch Family 16, Model 10, Stepping 0 (6 Kerne) bei User "AMD_ProcVal" (AMD Processor Validation) zu entdecken:
http://www.allprojectstats.com/top.php?type=3&projekt=0&userid=1678552
Diese CPUs sind erst vor Kurzem hinzugekommen. Möglicherweise Lisbon oder Thuban, wenn da nicht schon Model 8 verwendet wird.

Dazu die Rechner von User nrvate:
http://www.allprojectstats.com/top.php?type=3&projekt=0&userid=1744497
 
Da sind wohl einige auf Spionage ;)

@Dresdenboy
lesen die Intel Fanboys wirklich auf deinem BD Blog?
 
Jupp, die Men In Black sind unterwegs ;)

Also Fanboys kann ich da nicht unterscheiden, aber alles von *.intel.com schon ;)

und warum gucken die hinter AMD in Blogs her? Intel ist doch Marktfüher

Haben die Angst das AMD mit BD alle Intel Design killt :D

Nehalem ist ja auch nicht 100 % neu, Pentium läst grüßen...
 
Ich mag es, wenn sich manche Dinge von selbst erledigen ;) Es kommt mir schon vor, als wären wir in einem kleinen BD-Capabilities-Research-Team *g* Dann könnte eigentlich Intel uns die nächsten Thuban-Systeme mit guter ATI-Grafik bezahlen, wenn sie schon mitlesen ;)
Jo, entweder Intel oder AMD könnte uns eins spendieren, damit wir nicht mehr weitermachen *g*
Für die Größenordnung sollte es reichen. Das wäre also schon eine hübsche Menge. Alte D0-Bestände sollten demnach nicht zu lange Bestand (Wortspiel ;)) haben.
Jo das war dann doch eine größere Menge als ursprünglich gedacht :) Danke fürs Nachrechnen :)
Ich habe das mal als Suchstring verwendet, um schließlich noch Family 16, Model 10, Stepping 0 (6 Kerne) bei User "AMD_ProcVal" (AMD Processor Validation) zu entdecken:
http://www.allprojectstats.com/top.php?type=3&projekt=0&userid=1678552
Diese CPUs sind erst vor Kurzem hinzugekommen. Möglicherweise Lisbon oder Thuban, wenn da nicht schon Model 8 verwendet wird.
Hmm kommt mir irgendwie bekannt vor, Model 9 und 10 hatten wir schon irgendwo in nem (anderen?) Thread gefunden, aber wie auch immer .. was soll das ?
Istanbul ist Model 8:
sr5690_cpuz.png


Nachdem es auch Model 8 Stepping 1 CPUs in der Liste gibt, sind das ziemlich sicher die D1, die demnächst kommen.
Also wozu dann Model 9 und 10 ? Vielleicht Revision E ? Hat AMD da schon früher die Modellnummern geändert ?

Edit: Sieht so aus, die ersten "B2" K10 waren Model 2 )die aktuellen Rev.C Teile sind Model4):
cpuz.jpg



Model9 sollten in jedem Fall die 6000er Opterons(G34,MagnyCours) sein, da ist glücklicherweise schon ein nicht-ES mit in der Liste:
AuthenticAMD - AMD Opteron(tm) Processor 6174 [AMD64 Family 16 Model 9 Stepping 1]
Aber ob Lisbon dann Model 10 ist ???
Erstens würde Model 8 reichen und zweitens wäre es unlogisch wenn der kleinere Kern die größere Nummer bekäme ...

Irgendwie ne ziemliche Modellinflation .. fast noch schlimmer als bei den Familiennummern *lol*

und warum gucken die hinter AMD in Blogs her? Intel ist doch Marktfüher

Haben die Angst das AMD mit BD alle Intel Design killt :D
Gehört im Großen und Ganzen zur "Business Intelligence", sowas gehört heutzutage dazu.

ciao

Alex

P.S: Ist JF eigentlich gerade auf Reisen ? Er meldet sich gar nicht mehr im Bulldozer Thread auf amdzone ... ihm hats hoffentlich nicht die Sprache verschlagen ^^

Edit:
Huch, der hat erst am 21ten einen neuen Blog Eintrag geschrieben:
http://blogs.amd.com/work/author/jfruehe/
Steht nicht viel drin, höchstens der erste Satz:
it is clear that the age of clock speed is behind us; it’s all about cores for the next few years until “Fusion-based” computing hits the server market.
Könnte man gegen einen high-speed Orochi sehen, aber naja ... eher an den Haaren herbeigezogen.
 
Zuletzt bearbeitet:
Mal angenommen AMD würde um den Zeitraum bis zum BD zu überbrücken einen Prozessor veröffentlichen der auf der Deneb Architektur basiert aber in 32nm hergestellt wird.

Wie würde sich das auf Takt und TDP auswirken.

Ich meine sollte BD für Desktop tatsächlich erst 2011 kommen was noch min. 1 Jahr ist bräuchte man doch etwas um den langen Zeitraum zu überbrücken.
 
Mal angenommen AMD würde um den Zeitraum bis zum BD zu überbrücken einen Prozessor veröffentlichen der auf der Deneb Architektur basiert aber in 32nm hergestellt wird.

Wie würde sich das auf Takt und TDP auswirken.

Ich meine sollte BD für Desktop tatsächlich erst 2011 kommen was noch min. 1 Jahr ist bräuchte man doch etwas um den langen Zeitraum zu überbrücken.
Im großen und ganzen kann man sagen, dass ein kleinerer Fertigungsprozess positive Auswirkungen auf dem Stromverbrauch, die Temperatur und die Taktbarkeit haben kann, aber sei es drum, den Zeitraum wird man durch Taktsteigerungen [3,6 GHz soll ja jetzt kommen], vllt. ein neues Stepping und 50% mehr Kerne schon überbrücken können, und gegen Intel ist man dann auch im grünen Bereich aufgestellt, da die Intel 6'kerner ja nur als 999 Dollar CPU kommen sollen.
 
Könnte man gegen einen high-speed Orochi sehen, aber naja ... eher an den Haaren herbeigezogen.
Vielleicht ist Bulldozer nur auf höchst Packdichte (wie RV7x0) optimiert um möglichst viele Cores reinzubringen.

Wie groß wäre/ist die Flächenersparnis, wenn AMD beim L1-Cache 16 statt 64 kbit verwendet.

Sprechen ausdrücklich Maßnahmen für einen High-Clock-BD?
 
Im großen und ganzen kann man sagen, dass ein kleinerer Fertigungsprozess positive Auswirkungen auf dem Stromverbrauch, die Temperatur und die Taktbarkeit haben kann, aber sei es drum, den Zeitraum wird man durch Taktsteigerungen [3,6 GHz soll ja jetzt kommen], vllt. ein neues Stepping und 50% mehr Kerne schon überbrücken können, und gegen Intel ist man dann auch im grünen Bereich aufgestellt, da die Intel 6'kerner ja nur als 999 Dollar CPU kommen sollen.


Naja die Thubans werden auch nicht gerade billig werden - die Topteile dürften auch bei so 300 bis 400 € liegen !
 
Naja die Thubans werden auch nicht gerade billig werden - die Topteile dürften auch bei so 300 bis 400 € liegen !

glaub ich nicht, der Thuban dürfte max. bei 300 € liegen, der hat nur 2 Kerne mehr als ein Deneb und max. 30% mehr Leistung bei gleichem Takt wie Deneb. Ich denke die kleinen 6 Core Modelle werden ab 200 € vermarktet.

Ich möchte mir auch ein 6 Core kaufen, aber nur wenn die mind. 6x 3,8 Ghz schaffen

Ein Intel i7 920 schafft mit OC mind. 4 Ghz und hat noch dazu SMT Turbo und der kostet nur 220 €, also darf AMD die Preise nicht zu hoch ansetzen!

:btt:
 
Zuletzt bearbeitet:
Model 9 (4-Kerne?) und Model 10 (6-Kerne) stinkt nach neuer Rev. Also doch keine Thuban Rev.D sondern tatsächlich Thuban/Lisbon/Magny-Cours Rev.E, genauer E1.
Wenn die Rev.E 32nm wär, wär das natürlich ein absoluter Knaller, ist aber unwahrscheinlich.
 
Zuletzt bearbeitet:
Model 9 stinkt nach neuer Rev. Also doch keine Thuban Rev.D sondern tatsächlich Thuban/Lisbon/Magny-Cours Rev.E, genauer E1.
Wenn die Rev.E 32nm wär, wär das natürlich ein absoluter Knaller, ist aber unwahrscheinlich.

Warum soll es eine neue Revision sein ?

Model 4 - Deneb
Model 5 - Denebteildeaktiviert

Aber beide sind Revision C2 bzw ggf C3
 
Nein, das stind eher Steppings. Echte Rev.-Updates, also neue Features, sind mit Modell/Buchstabensprüngen gekennzeichnet. (ich weiss, AMD nennt beides neue Rev.).
 
Nein, das stind eher Steppings. Echte Rev.-Updates, also neue Features, sind mit Modell/Buchstabensprüngen gekennzeichnet. (ich weiss, AMD nennt beides neue Rev.).

Also nochmal

Denebs : Family 16 Model 4 Stepping 2 - RB-C2
Denebs : Family 16 Model 4 Stepping 3 - RB-C3 - die etwas verbesserten Denebs
Teildeaktivertes Zeuch : Family 16 Model 5 Stepping 2 - BA-C2
Regor : Family 16 Model 6 Stepping 2 - DA-C2

All diese CPU-Kerne haben verschiedene Model-Nr und ggf. leicht veränderte Steppings - aber keine neuen Funktionen

Istanbul : Family 16 Model 8 Stepping 0 - HY-D0:
neues : 6 Kerne und Snoop-Filter sonst nix Neues.

AMD bringt immer erst im Serverbereich neue CPUs und Techniken - man muss ja Geld verdienen.

Zwei zusammengepappte und DDR3 aktivierte Istanbuls nennt man Magny-Cours und die sind auch noch 45nm - erst danach kommen die 32nm Dingens !

Die bekommen deshalb Model 9 - aber mehr ist nicht - daher sinds weiterhin Rev D
 
Die bekommen deshalb Model 9 - aber mehr ist nicht - daher sinds weiterhin Rev D
Das mag stimmen, aber was ist dann Model 10 ?

So wies ausschaut ist neues Model Nummer = Neues Die, denn Dein "Teildeaktiviertes Zeuchs" ist nicht teilaktiviert, sondern der Propus Kern *ohne* L3 (Der sollte auch BL für "Bloodhound" haben, nicht BA, vertippt ?)

Hier ein Screen von nem teildeaktivierten Deneb (X2 550):
phenom_II_x2_550_cpuz_cpu.jpg


Wie üblich .. Model 4, nicht 5.

Regor ist ebenfalls ein eigenes DIE, DA = Dachshound (oder wie immer man das schreibt ^^) eben dann Model 6.

Model 8 ist jetzt Istanbul, 6 Kerner.

Model 9 und 10 müssen nach obiger Regel neue DIEs sein, wenigstens neue Revisions (Im Sinne von Rev. E1 statt D1), denn ansonsten dürfte nur die Steppingnummer hochgehen.

Also neues Die, fragt sich nur wieso. Selbst MagnyCours sollte die gleiche Nummer wie Lisbon haben, denn die DIEs werden doch selektiert. Oder kann AMD die Modelnummer nach der Selektion einstellen und vergibt dann für Lisbon Model 9 und für MC 10 ?

Falls nicht, kann man über Herstellungsunterschiede spekulieren:
Einmal mit/ohne highK ? 45/32nm *buck*

Aber vielleicht kann AMD wirklich die Modelnummern nachträglich ändern. In dem Fall weiss man so oder so, dass bei Lisbon,Thuban &Co was Größeres geändert wird, eben wegen des Sprungs von Model 8 auf 9, d.h. vermutlich Rev. E1, nicht D1.

Da kann man dann spekulieren, was kommt. Endlich SSSE3 & 4.1 ? Oder doch "nur" Turbo ?

ciao

Alex

P.S: Gibts irgendein BoincProjekt, dass SSSE3/4.1 ausnützt ? Eventuell könnte man da was aus nem boinc LogFile herausfinden :)
 
Zuletzt bearbeitet:
was bringt überhaupt eine Turbo Mode bei K10.5 ?
was für eine Leistungssteigerung möchte man erreichen? 10-15%...
welcher Takt wird gesteigert´?
 
Machen wir doch mal ein klein Sprung zurück zum 90nm Hammer:

Alle CPUs der Reihe hatten die selbe Ausgangsbasis:
den K8 Kern, SSE3 und alle waren Revision E

Es gab aber verschiedene Masken:
SH-Ex - 1024 KB L2
DH-Ex - 512KB L2
....

Die Doppelkerner hatten waren auch Revision E und auchs Ext. Model war gleich 2
JH-Ex - 2x1024 KB L2

Es gab Dualcore Opterons E6 oder auch Singlecore Sempron E6

Erst mit dem Wechsel zu DDR2 und den damit verbundenen Sockel-Wechsel führte zur Revision F welche durch Übergang auf 65nm mit Rev G abgelöst wurde.

Sprung zum Hund:
Der Shanghaikern kann RDDR2 bis 800 und RDDR3 bis 800 (letzteres wird aber nicht genutzt)
Der Ableger des Shanghais Namens Deneb kann etwas mehr UDDR2 und auch mehr UDDR3 aber sonst sind sie i.G.u.G. gleich - gleiche CPUID !

Der Istanbul kann etwas mehr RDDR2 und auch RDD3 (wieder inaktiv aber da!) - durch Nichtdeaktiverung des DDR3 Teils könnte man den ohne Änderung einfach auf den Sockel AM2 und oder AM3 pappen ....

Daher bleibts bei meiner Aussage:

Thuban wird keinesfalls 32nm ! und auch keine Rev E - auch der 12er MC wird kein 32mn - erst der folgende 16er wird 32nm !
 
Wenn ich das jetzt richtig verstanden habe sind BD und Sandbrücke direkte Konkurrenten.

Mal angenommen BD würde bei der Leistung mit Sandbrücke mithalten können oder diesen sogar leicht übertreffen aber AMD den BD deutlich billiger anbieten sollte er sich doch wie geschnitten Brot verkaufen.
BD ca 30% billiger als ein vergleichbarer Sandbrücke.

Immerhin ist die Preispolitik bei AMD im Moment mehr als fair.
Klar das dafür im Moment die starke Konkurrenz verantwortlich ist.

Aber Intel übertreibt ja auch.
Z.B. : i7 920 : ca. 230€ (2,66 GHz)
i7 975 : über 900€ (3,33 GHz)

d.h. man bezahlt für ca. 0,6 GHz mehr den 4-fachen Preis

Da sieht doch die Preisgestaltung bei AMD besser aus.

Da mein System von Juni 07 ist gibt es Ende des Jahres was neues.
Wer weiß womöglich wird es dann schon ein 6Kerner.
Besser wird aber sein auf BD zu warten.
 
Zurück
Oben Unten