News Zeppelin: Zen-Server-CPU mit 32 Kernen?

[Onkel_Dithmeyer]

Unser Forenmitglied Dresdenboy hat mal wieder einen Eintrag in seinem Blog geschrieben, der einige Informationen zu den kommenden Server-Prozessoren von AMD aufführt. Sollten die Interpretationen korrekt sein, könnte AMD einen Server-Prozessor auf Basis der kommenden Zen-Architektur mit 32 physikalischen Kernen bringen. Dank SMT würde die CPU 64 Threads parallel abarbeiten, das wäre im Vergleich zur aktuellen Opteron-Generation auf Vishera-Basis eine glatte Vervierfachung.
(…)

» Artikel lesen

 

[TNT]

...Sollten die Interpretationen korrekt sein, wird AMD einen Server-Prozessoren auf Basis kommenden Zen-Architektur mit physikalischen 32 Kerne bringen...

Mhmhmh.. ist es nicht eher eine 'Kann-Aussage'?
Ich denke, das mitnichten hier gesagt wird, wann oder ob es auch tatsaechlich so kommt.
Es sind quasi die maximalen Grenzen, die AMD hier vorsieht.

Oder sehe ich das falsch?

TNT

 

[Onkel_Dithmeyer]

Richtig, danke für den Hinweis.

 

[Crashtest]

Es gab schon mehrere 32 Kerner Ansagen - ich dachte da bisher an 16M/32C aber 32C/64T wäre auch ok

Im 160W Bereich (Server, OpteronSE) wären bei 14nm durchaus rd. 3GHz bei 32C/64T drin. Kritisch sehe ich da nur die Speicheranbindung (wenigstens 8 Kanal DDR4) womit das ganze samt IO (3cHT, PCIe,...) locker auf Sockel 3500 hinausläuft

 

[Atombossler]

<p>Unser Forenmitglied Dresenboy ...

Also wenn man das jetzt noch mit "T" schreibt ist der Freudsche komplett.

Irgendwas muss AMD ja auch aufbieten gegen die Xeon Front.
Sonst guckt sich das keiner an.
Hauptsache Sie vermeiden mit Ihrem Zeppelin ein zweites Lakehurst...

 

[Onkel_Dithmeyer]

Es gab schon mehrere 32 Kerner Ansagen - ich dachte da bisher an 16M/32C aber 32C/64T wäre auch ok

Im 160W Bereich (Server, OpteronSE) wären bei 14nm durchaus rd. 3GHz bei 32C/64T drin. Kritisch sehe ich da nur die Speicheranbindung (wenigstens 8 Kanal DDR4) womit das ganze samt IO (3cHT, PCIe,...) locker auf Sockel 3500 hinausläuft

Ein Kanal pro Compute-Unit wäre ja nicht verkehrt.

 

[Crashtest]

Bei der Verdrahtung (Mainboard) sehe ich da jedoch einige Probleme - wenns mehr als eine CPU wird!

Beispiel Quad-Sockel-Server-Board:

4x8 Kanal DDR4 -> rd 7680 Leitungen nur für RAM
6 cHT -> rd 800 Leitungen (CPU-zu-CPU)
dazu käme jedoch auch noch einiges für:
- Strom
- I2C
- SMI
- PCIE
...

gut und gerne mal 10.000 Leitungen -> klingt nach 16 Lagen Mainboard (1000 Euro aufwärts)

Aber selbst ein Dual-Sockel-Mainboard würde weit über 5000 Leitungen haben ?

Und ein Highend-Desktop/Mid-WS (1-Sockel) wäre auch bei dieser Betrachtung (statt cHT halt PCIE) nicht unter 300 Euro drin.... wobei wer 1000 Euro aufwärts für eine CPU und 1000 Euro für GPUs ausgibt, kann auch 300 Euro für ein Mainboard zahlen ?!

 

[SPINA]

gut und gerne mal 10.000 Leitungen -> klingt nach 16 Lagen Mainboard (1000 Euro aufwärts)

Es wird Zeit, dass man die Idee hinter den ausgestorben FB-DIMMs neu belebt. Die Abkehr vom parallelen Bus hin zu einem seriellen Link beim DRAM Controller ist längst überfällig. LR-DIMMs sind in dieser Hinsicht nicht der Weisheit letzter Schluss. FB-DIMMs kommen zum Beispiel mit nur 14+10 Lanes je Channel aus. Dadurch sinkt die Anzahl der erforderlichen Leitungen beträchtlich und man spart sich den großen Aufwand hinsichtlich der Mäanderung für die Laufzeitanpassung der Datenpakete, weil die Zeitfenster nicht ganz so eng ausfallen. AMD sollte sich mit der OpenPOWER Foundation zusammen tun und die Vorreiterrolle übernehmen. 1999 hat man sich doch schon einmal erfolgreich gegen Intel durchsetzen können, die auf RDRAM gesetzt haben.

 

[Stefan Payne]

Naja, aber dann hast halt das Problem der Frequenz.
Um hohe Bandbreiten zu bekommen, musst du dann entsprechend hohe Freqenzen haben, was dann auch wieder die Leistungsaufnahme hoch treibt.

Also alles letztendlich blöde...
Die einzige Lösung, die ich mir vorstellen könnte, wäre auf optische Leitungen zu setzen und den Speichercontroller zum Speicher bringen.


Aber das wäre dann u.U. auch der Abschied von unserem bisherigen, Flachen Speichermodell hin zu einem zweistufigen Speichermodell: Fast RAM, der nahe der CPU sitzt (z.B. HBM) und Slow RAM in den Sockeln...

Alles irgendwie blöde, aber so ist es halt, wenn man am Ende des technisch machbaren angekommen ist...
Und auch die Lichtgeschwindigkeit zu lahm ist...

 

[Onkel_Dithmeyer]

Bei der Verdrahtung (Mainboard) sehe ich da jedoch einige Probleme - wenns mehr als eine CPU wird!

Beispiel Quad-Sockel-Server-Board:

4x8 Kanal DDR4 -> rd 7680 Leitungen nur für RAM
6 cHT -> rd 800 Leitungen (CPU-zu-CPU)
dazu käme jedoch auch noch einiges für:
- Strom
- I2C
- SMI
- PCIE
...

gut und gerne mal 10.000 Leitungen -> klingt nach 16 Lagen Mainboard (1000 Euro aufwärts)

Aber selbst ein Dual-Sockel-Mainboard würde weit über 5000 Leitungen haben ?

Und ein Highend-Desktop/Mid-WS (1-Sockel) wäre auch bei dieser Betrachtung (statt cHT halt PCIE) nicht unter 300 Euro drin.... wobei wer 1000 Euro aufwärts für eine CPU und 1000 Euro für GPUs ausgibt, kann auch 300 Euro für ein Mainboard zahlen ?!

Intel bekommt es doch auch hin. Bei Skylake EP und folgend sind ja schon 6 Speicherkanäle und 48 PCIe-Lanes eingeplant und Cannonlake sollen es ja noch mal mehr werden. Alternativ lässt man den Interconnect eben über den Speicher laufen, da gab es auch schon Patente vor einigen Jahren.

 

[C4rp3di3m]

Dann wäre der Desktop FX ZEN auf alle Fälle mit 16C/32T oder? Den Bulli Opti gabs ja auch mit 16 zum 8er FX (50%) würde Sinn machen.
Gab ja schon Gerüchte über 12er und 16er FX ZEN.

mfg

 

[Dresdenboy]

Naja, aber dann hast halt das Problem der Frequenz.
Um hohe Bandbreiten zu bekommen, musst du dann entsprechend hohe Freqenzen haben, was dann auch wieder die Leistungsaufnahme hoch treibt.

Also alles letztendlich blöde...
Die einzige Lösung, die ich mir vorstellen könnte, wäre auf optische Leitungen zu setzen und den Speichercontroller zum Speicher bringen.


Aber das wäre dann u.U. auch der Abschied von unserem bisherigen, Flachen Speichermodell hin zu einem zweistufigen Speichermodell: Fast RAM, der nahe der CPU sitzt (z.B. HBM) und Slow RAM in den Sockeln...

Alles irgendwie blöde, aber so ist es halt, wenn man am Ende des technisch machbaren angekommen ist...
Und auch die Lichtgeschwindigkeit zu lahm ist...

Abwarten. Aber was AMD in vielen Papers und Patenten schon gezeigt hat, geht genau in die Richtung: HBM mit Silicon Photonics Anbindung und NVRAM für die gerade nicht so frequentierten Daten. Aber auch ein L4 HBM-Cache würde erst einmal helfen, so viele Cores zu versorgen, ohne die Pin Counts explodieren zu lassen. Die Cores möchten ja auch nicht nur Daten, sondern auch etwas Spannung haben.

 

[Onkel_Dithmeyer]

Dann wäre der Desktop FX ZEN auf alle Fälle mit 16C/32T oder? Den Bulli Opti gabs ja auch mit 16 zum 8er FX (50%) würde Sinn machen.
Gab ja schon Gerüchte über 12er und 16er FX ZEN.

mfg

Nicht unbedingt. Ich gehe eher von 8C/16T aus. Siehe

 

[C4rp3di3m]

Aha aber ich habe schon zwei mal Gelesen das 10 Kerner gesehen wurden als ES und die neue Bauweise hat ja keine Module mehr.

mfg

 

[OBrian]

die neue Bauweise hat ja keine Module mehr

strenggenommen schon, es werden wohl immer vier Kerne praktisch untrennbar zusammenkleben, sich einen Block Cache teilen, möglicherweise auch anderes. Nur das CMT gibt es nicht mehr. Aber jedenfalls sollte man sich nicht wundern, wenn auch weiterhin von Modulen die Rede ist.

 

[Crashtest]

Anmerkung:

Intels 4 CPU-Plattform hat aber auch nur:
wenig PCIe
4 Kanal-DDR3/4

Für "Highend-Desktop" erwarte ich nur:
68 Lanes PCIe (4x16 + 4 für Chipsatz)
4 Kanal DDR4
etwas Strom/IO/...

also in etwa Sockel G34;

Sockel FM3 ähm AM4 mit nur rd 920 Pins reicht nicht für Highend - nur für Normal + Lowend weil:
- kein Platz für ausreichend PCIe
- kein Platz für ausreichend DDR4

wie bei Intel - da gibt's auch 2 Desktop-Sockel
- Sockel 115x für Billig
- Sockel 2011 für Highend

 

[Holt]

Dann wäre der Desktop FX ZEN auf alle Fälle mit 16C/32T oder?

Machbar wäre es vermutlich, aber:
1.) Entweder man hat eine sehr hohe TDP (braucht auch Boards mit entsprechenden Spannungswandenlern) oder einen eher geringen Takt um 16 Kerne in einer Desktop-CPU zu vereinen. Mit Tubro-Takten kann man das einigermaßen kompensieren, aber so weit darf man bei so viele Kernen nicht spreizen.
2.) Es auf dem Desktopn praktisch keine Anwendungen die so viele Kern wriklich nutzen und wenn eine Anwendung viel Kerne nutzt, skaliert sie umso schlechter je mehr Kerne es gibt. Server haben das Problem wenig, da sind ja meist viele User mit unterschiedlichen Anwendungen drauf oder speziell für viele Kerne optimierte SW.
3.) Selbst bei 14nm Fertigung wird as eine ganz schön greoße CPU, die kostet dann auch entsprechend viel, der Markt für Heimanwender drüfte für solche CPUs gering sein.

Aha aber ich habe schon zwei mal Gelesen das 10 Kerner gesehen wurden als ES und die neue Bauweise hat ja keine Module mehr.

Da immer 4 Kerne zusammen gehören, werden wohl eher 4, 8 und 12 die Kernzahlen bei Zen Prozessoren sein, vielleicht wird bei der Restverwertung dann je Modul ein Kern deaktiviert, aber wenn man dann auch bei zwei "Quad-Core-Units je einen Kern deaktieren kann und beim dritten nicht? Kann man überhaupt nur 3 Module sinnvoll auf einem Die plazieren oder wären schon 12 Kerner eine Restverwertung von 16 Kernern?

 

[Unbekannter Krieger]

mit 32 physikalischen Kernen bringen.

Eine Compute-Einheit soll dabei vier physische Zen-Kerne tragen

Was ist jetzt eigentlich die bessere/richtige Wortwahl? Ich finde Argumente für und wider beides.

 

[MacroWelle]

"Physisch" ist richtig, die beiden Begriffe werden gerne verwechselt. Physikalisch sind die Kerne zwar auch, aber das ist bei den zitierten Äußerungen nicht das entscheidende, sondern eben, dass es sich nicht nur um logische Kerne handelt.