AMD - Zen 5 /5c - 4 nm/3 nm - Turin, Granite Ridge, Strix Point

Die interessanteste Info ist doch dass der L1D von 32KiB auf 48KiB steigt, die Assoziavität von 8 auf 12 steigt und die Latenz des Caches trotzdem bei nur 4 Taktzyklen liegt.
 
Frage mich nur warum AMD dies macht. Das verursacht doch haufenweise zusätzliche Kosten wenn man eine zusätzliche Linie bei Samsung aufsetzt.
 
Zuletzt bearbeitet:
Oh, ist korrigiert.
 
Zuletzt bearbeitet:
Heise bringt eine "Wasserstandsmeldung" zu den ZEN 5-CPUs. Sie sollen zur Ryzen 9000-Serie gehören, entsprechende BIOS-Versionen stehen als BETA-Versionen zum Download bereit. Das AGESA steht aktuell bei Version 1.1.7.0 Patch A und firmiert jetzt als FireRangePi (vorher ComboAM5PI).

Am 3. Juni um 09:30 hält Lisa Su die Eröffnungs-Keynote auf der Computex. Wobei 09:30 h auch irgendwie relativ ist. Für die Taiwanesen ist das ein guter Zeitpunkt, ein Knoppers raus zu holen. Bei uns sollte man um 03:30 h lieber von Knoppers träumen 🌃.

 
Zuletzt bearbeitet:
Zurück
Oben Unten