AMD - Zen 5 /5c - 4 nm/3 nm - Turin, Granite Ridge, Strix Point

Die interessanteste Info ist doch dass der L1D von 32KiB auf 48KiB steigt, die Assoziavität von 8 auf 12 steigt und die Latenz des Caches trotzdem bei nur 4 Taktzyklen liegt.
 
Frage mich nur warum AMD dies macht. Das verursacht doch haufenweise zusätzliche Kosten wenn man eine zusätzliche Linie bei Samsung aufsetzt.
 
Zuletzt bearbeitet:
Oh, ist korrigiert.
 
Zuletzt bearbeitet:
Zurück
Oben Unten