AMD - Zen 5 /5c - 4 nm/3 nm - Turin, Granite Ridge, Strix Point

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
24.364
Renomée
9.689
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2023
Da AMD jetzt Zen 5 auf den Roadmaps mit Codenamen führt, wird es Zeit für den entsprechenden Thread.

1654845147918.png

1654845032701.png

1654844965389.png
 

Anhänge

  • 1654844918106.png
    1654844918106.png
    196,2 KB · Aufrufe: 13
Zuletzt bearbeitet:
Was ist denn mit "Integrated AI and Machine Learning optmizations" gemeint?
Zen4 bringt doch schon VNNI und AVX512.
 
Zen4 bringt doch schon VNNI und AVX512.
Ich denke, dass Zen4 schon ein paar Dinge hat, die darueber hinaus gehen - oder!?
Ich denke, dass bei Zen5 das Thema weiter verfeinert ist oder schlicht ausgebaut wird.

Nicht zuletzt muss man heute ueberall AI draufmalen sonst hat man den Zug verpasst.
Oft steckt dahinter erstaunlich wenig AI im Detail.

TNT
 
Geht es bei dem AI Thema nicht selten um eine Verringerung der Rechenpräzision um darüber die Rechenleistung zu steigern? Ich gehe davon aus das es dafür noch ein paar Anpassungen bei den Befehlssätzen geben wird.
 
Breithorn gefällt mir und passt doch zu uns. *elch2*
 
Ich glaube nicht an 2023.
1 Halbjahr 2024 wäre schon gut.

Edit:

Wobei es möglich wäre. Milan wurde ja wegen CXL 2 Quartale nach hinten verschoben.
Wenn man von der üblichen Kadenz von 14 bis 16 Monaten ausgeht und die Gerüchte stimmen, dass AMD auf N4 gehen will.
Silicon soll auch bereits gebootet haben, da wäre eigentlich 9 Monate später drin. *kopfkratz
 
Zuletzt bearbeitet:


Ich schmeiß mal die fragliche Folie rein:

le5fxr91fcsa1.jpg


Es ergeben sich für Zen 5 zu Zen 4 genau 30% Steigerung der Performance, IPC darunter, weil Zen 5 höher taktet.
Woher Keller (nun CEO von tenstorrent) die Zahlen hat. Who knows.

Interessant aber auch, das Nvidias Grace dort auftaucht.
 
Ich finde diese Folie sehr irreführend.
Da werden schon Prognosen für Desktop-Modelle abgegeben, die darauf basieren. Wenn Keller für Zen5 im Server HBM annimmt, kann man ebenfalls diese Steigerung bei Singlethread erreichen. Siehe Sapphire Rapids in der Folie. Davon ist in Intel Desktop-Modellen wenig zu sehen. HBM würde bei Zen5 Desktop ebenfalls nicht vorhanden sein. Das gilt auch für viele andere Teile der unterschiedlichen Systemintegration der CPU-Cores für Server, Mobile oder Desktop.

Ich würde hier gerne mal CPU Singlethread einer MI300 mit dargestellt sehen um den HBM Effekt zu sehen mit Zen4.
 


Ich schmeiß mal die fragliche Folie rein:


Es ergeben sich für Zen 5 zu Zen 4 genau 30% Steigerung der Performance, IPC darunter, weil Zen 5 höher taktet.
Woher Keller (nun CEO von tenstorrent) die Zahlen hat. Who knows.

Interessant aber auch, das Nvidias Grace dort auftaucht.
Jim Keller, der wo an allen Architekturen mit gearbeitet hat ?
Der kann doch durch eine CPU fliegen und sieht wo welches Elektron hinfliegt: Projection

Der hat bestimmt auch ein Simulator gebastelt via AI. :)
 
Ein weiteres Geruecht:


 
Youtuber RedGamingTech bestätigt noch einmal satte 20 - 30 % IPC-Gewinn, die 5 % weniger Takt werden einem dicken Plus nicht im Wege stehen.
Erneut wird von der 4 nm-Fertigung gesprochen, während "dicke" Server (nicht ZEN 5c) auf 3 nm gehen sollen. Das hieße erstmals getrennte Dies in den beiden Segmenten.


Da kann ComputerBase Meteor Lake, der gar nicht in den Desktop kommt, noch so oft als "Gamechanger" hochjubeln (ja, genau, neulich erst *lol*).
Bei "nicht in den Desktop" muss man auch nicht groß rumschwurbeln und auf obskure All-in-One-Geräte zeigen (weil diese Notebook-CPUs haben).
 
Zuletzt bearbeitet:
Zuletzt bearbeitet:
IPC ist eben auch stark Software abhängig. Zen 5 bietet laut den leaks wohl 50% mehr integer ALUs und AGUs sowie ein entsprechend breiteres Frontend. Das FP Backend bleibt wohl so breit wie gehabt, aber optional mit 512 Bit Ausführungseinheiten. Damit wird also AVX/AVX2 Code wohl kaum schneller laufen, AVX512 unter Umständen aber deutlich.
Im integer Bereich hängt es dann auch stark davon ab, ob der Code Cache/Latenz limitiert ist oder nicht, damit der breitere Core seine Leistung entfalten kann. Zwischen 10-30% halte ich da alles für möglich.

Spiele dürften wohl am Meisten von höheren Cache Hitrates profitieren. Da gibt es immerhin einen leicht größeren L1D, viel wird hier aber auch wieder vom L3 und vielleicht dem größeren 16 Core CCX abhängen.
 
AMD hat AVX Workloads bisher nie bei IPC mit verwendet. Ich finde gerade die Quelle nicht, wo ich das gelesen habe. Das breitere Design soll ja gerade bei AVX512 Performance bringen, bei niedrigem Stromverbrauch. Es könnte sein, das die IPC-Kennzahl hier irreführende ist. Eigentlich ein guter strategischer Zug, jetzt AVX zu puschen um Intel AMX zu verlangsamen (Entwickler bleiben bei AVX) und die Optimierung der Vektor-Workloads zwischen iGPU, AI und CPU voran zu treiben.
 
Dafür wird Cinebench gerne von Testern als IPC Bench verwendet. Und das benutzt zwar AVX, aber meines Wissens nach immer noch kein AVX-512.

Und Intel drückt sich um die unrühmliche Vergangenheit von AVX-512 indem sie es jetzt in AVX10 umbenennen wollen. Je nachdem ob der Code damit abwärtskompatibel bleibt könnte künftig eine Marktdurchdringung von AVX-512 schwierig werden und damit als AMD Bremse dienen. Aber vielleicht überrascht AMD ja auch mit einer schnellen AVX10 Integration in Zen5.
Das könnte sogar gut dazu passen, dass in den Leaks von ZEN5 Varianten mit und ohne 512 Bit support zu lesen war.

Viel interessanter empfinde ich bei Zen5 nichts desto trotz den deutlich überarbeiteten Integer Bereich bis hin zum Frontend.
 
Zurück
Oben Unten