News Analyse der vermuteten Zen-Architektur

[Opteron]

Schon im März wussten wir über ein erstes Codefragment zu AMDs kommender Zen-Architektur zu berichten. Erstmals wurde hier der Befehlssatz angegeben, der alle modernen Erweiterungen bis AVX2 und FMA umfasst. Unser Forenmitglied Dresdenboy hat in seinem englischsprachigen Blog nun über weitere Details berichtet und ein Blockschaltbild entworfen, welches Zen nach aktuellem Wissensstand, gewürzt mit einigen Vermutungen, zeigen könnte. Auf dessen Basis haben wir eine detaillierte Darstellung erstellt und ziehen einen Vergleich mit Skylake.
(…)

» Artikel lesen

 

[bschicht86]

Schöner und wirklich (mit aktuellen Erkenntnissen) tiefgreifender Artikel!

 

[sompe]

Schön anschaulich aufbereitet und neutral rüber gebracht.

 

[scfscf]

Super Artikel. Ich liebe diese Seite

 

[Opteron]

Kleiner Hinweis in eigener Sache: Bitte alle (Privat-)Kommentare und Korrekturmails zu mir, nicht an Onkel_Dithmeyer

 

[bbott]

@Opteron, der Danke Button für den Artikel fehlt leider. Also ein fettes Danke von mir

 

[Yoshi 2k3]

Sehr guter Artikel, das macht eben P3Dnow! aus.

 

[Elcaro]

Aber Transactional Memory wird Zen nicht haben ...

 

[bbott]

Zu Skylake gib es nun die Folien:
http://www.3dcenter.org/news/blockschalt-diagramm-zu-intels-skylake-architektur

Also kann ein Update des Artikel gemacht werden, allerdings sind diese so klein das es langweilig ist.

 

[Opteron]

Zu Skylake gib es nun die Folien:
http://www.3dcenter.org/news/blockschalt-diagramm-zu-intels-skylake-architektur

Also kann ein Update des Artikel gemacht werden, allerdings sind diese so klein das es langweilig ist.

Öh was meinst Du genau, welches Update sollte es geben? Das Skylake PDF (meinst Du das mit Folien?) kannte ich schon, davon hab ich doch das Architekturbild kopiert.

--- Update ---

Aber Transactional Memory wird Zen nicht haben ...

Jupp, das wissen wissen wir aber schon seit dem Compiler-Patch im März zu den Befehlssatzerweiterungen.

 

[WindHund]

@Opteron
Feiner Artikel, aber mir fällt es gerade echt schwer mir ein Reim daraus zu machen.
Mir fehlen da der Speicher und die System-Anbindung, ein nicht zu Unterschätzender Faktor.

 

[pipip]

Transaktionaler Speicher kann entweder komplett als Software (STM), als Hardware (HTM) oder mit Hardware-Unterstützung (Hybrid-HTM) implementiert werden.

Aber eine andere Frage. Hat Haswell nicht einen Bug, wenn es um TSX geht und ist hier nicht deaktiviert. Somit ist Skylake der aktuelle Prozessor der davon in Genuss kommt. Außerdem für den Konsumenten wird es egal sein, ob der bei Zen vorhanden ist. Wie es bei Server aussieht, ist eine andere Sache.

Weiteres finde ich es gut dass hier 4 mal 128Bit FPU vorhanden sind. Eventuell kann Zen bei aktueller Software somit aufholen. Zen macht aktuell einen AMD atypischen Eindruck. Anstatt weit in die Zukunft auszuholen, irgendwelche speziellen eigenentwickelte SIMD ect zu integrieren, sehen wir einen Prozessor, der eventuell aktueller und nahe kommende Software gut zugeschnitten ist.
At least ist das mein Eindruck den ich durch diesen Artikel gewinnen kann.

WindHund
Was die Speicheranbindung angeht, vllt kann man hier nach Carrizo schielen, weil der ZEN FX und Carrizo Refresh die selbe Plattform, sprich AM4 unterstützten.

 

[bschicht86]

@Opteron
Feiner Artikel, aber mir fällt es gerade echt schwer mir ein Reim daraus zu machen.
Mir fehlen da der Speicher und die System-Anbindung, ein nicht zu Unterschätzender Faktor.

Speicher sollte klar sein (DDR4). Mit welcher Taktfrequenz vs. Latenz vom RAM Zen am Ende am besten skaliert, muss wohl erst noch herausgefunden werden.
Systemanbindung ist da so eine Sache. Entweder alles bereits integriert (USB, SATA, PCI-E) oder wieder ein schnellerer HT-Link oder sogar beides (HT für hochausgestattete Mainboards als Zusatzoption)

Allerdings wäre dann gerade im Hinblick auf CF/SLI wünschenswert, wenn alle PCI-E-Lanes aus einer Quelle kämen.

 

[Elcaro]

Außerdem für den Konsumenten wird es egal sein, ob der bei Zen vorhanden ist.

Es gibt auch parallele Software für den Consumer, die von HLE und RTM Gebrauch machen kann.

 

[Opteron]

@Opteron
Feiner Artikel, aber mir fällt es gerade echt schwer mir ein Reim daraus zu machen.
Mir fehlen da der Speicher und die System-Anbindung, ein nicht zu Unterschätzender Faktor.

Naja, so wichtig ist der nicht, Intel hat den gleichen Dual-Channel DDR3 wie Bulldozer und wie siehts leistungsmäßig aus?
14nm Designs werden noch größere Caches haben - hoff ich zumindest ^^ - von daher muss man sich ums RAM nicht mehr groß kümmern. Außer man hetzt der letzten Nachkommastelle im Bench xy nach
Zu erwarten ist wohl Dual-Channel DDR4.
Gespannt bin ich auf die PCIe-Anbindung, ich hoff da immer noch auf ne Verbesserung nachdem der Sockel AM4 getauft wurde, obwohl die Leaks vorher immer von FM3 sprachen.

 

[bbott]

Öh was meinst Du genau, welches Update sollte es geben? Das Skylake PDF (meinst Du das mit Folien?) kannte ich schon, davon hab ich doch das Architekturbild kopiert..

Stimmt, ich dachte da wäre etwas neues dabei.

 

[Complicated]

Klasse Artikel

Aber Transactional Memory wird Zen nicht haben ...

Ist auch derzeit unnütz. Zumal auch erst ab 16 Threads und grossen Speichermengen relevant.

Zumal AMD eine eigene Implementierung besitzt: ASF http://developer.amd.com/community/...d-synchronization-facility-asf-specification/

http://www.realworldtech.com/haswell-tm/4/

AMD is continuing to work on ASF, which has several substantive differences from TSX; privileged instructions, forward progress guarantees and an absence of register rollback on abort are just a few examples. AMD and Intel face a choice, fragmenting the x86 ecosystem with incompatible extensions, or harmonizing ASF and TSX. From an industry standpoint, the latter is clearly preferable, and there is a risk that software vendors may be unwilling to tolerate such incompatibilities. However, it could take years for Intel and AMD to align their implementations.

 

[Elcaro]

Ist auch derzeit unnütz. Zumal auch erst ab 16 Threads und grossen Speichermengen relevant.

Das kann man so pauschal nicht sagen. Das ist von Benchmark zu Benchmark unterschiedlich. Und mit großen Datenmengen hat das nichts zu tun, denn es wird der L2-Cache als Transaktionspuffer genutzt, und der begrenzt eine Transaktion auf 256kB.
SAP HANA profitiert von TSX übrigens massiv.
Außerdem besitzt AMD keine Implementierung, sondern hat vor 6 Jahren Transactional Memory spezifiziert, und nie implementiert. Du kannst davon ausgehen, dass AMD keine inkompatible Lösung implementieren wird, sondern irgendwann TSX.

 

[Complicated]

Das kann man so pauschal nicht sagen. Das ist von Benchmark zu Benchmark unterschiedlich. Und mit großen Datenmengen hat das nichts zu tun, denn es wird der L2-Cache als Transaktionspuffer genutzt, und der begrenzt eine Transaktion auf 256kB.

Relevanz?

SAP HANA profitiert von TSX übrigens massiv.

Irgendein SAP HANA System mit weniger als 16 Threads?

Außerdem besitzt AMD keine Implementierung, sondern hat vor 6 Jahren Transactional Memory spezifiziert, und nie implementiert. Du kannst davon ausgehen, dass AMD keine inkompatible Lösung implementieren wird, sondern irgendwann TSX.

Link lesen?

Zumal AMD eine eigene Implementierung besitzt: ASF http://developer.amd.com/community/b...specification/

 

[Novasun]

Was ist unter 4fach SMT zu verstehen?

 

[Opteron]

Was ist unter 4fach SMT zu verstehen?

4 Threads pro Kern anstatt 2 wie bei Hyperthreading.
Die Single-Thread Performance würde darunter natürlich leiden, aber der Gesamtdurchsatz und damit auch Perf/Watt könnte - bei stark parallelisierbaren Aufgaben - steigen.

Für den Endanwender eher uninteressant - abgesehen natürlich von unsere Boinc-Gruppe

 

[SPINA]

Link lesen?

Der Link bestätigt Elcaros Aussage. Hast du ihn selbst gelesen?

ASF is an experimental architecture extension currently in proposal stage.
AMD has not yet committed to including this feature into any future CPU product.

Allerdings würde ich ASF und TSX nicht vergleichen wollen. Die Ausrichtung ist nicht deckungsgleich.

 

[Complicated]

Also echt jetzt. Lies zumindest mal meine Beiträge.

AMD is continuing to work on ASF, which has several substantive differences from TSX; privileged instructions, forward progress guarantees and an absence of register rollback on abort are just a few examples. AMD and Intel face a choice, fragmenting the x86 ecosystem with incompatible extensions, or harmonizing ASF and TSX.

 

[SPINA]

Du stellst dich heute aber an. Ich wollte nur mit einem sprachlichen Missverständnis aufräumen:

Also echt jetzt. Lies zumindest mal meine Beiträge.

Elcaros hat nicht mehr und nicht weniger gesagt, dass ASF zwar spezifiziert ist, aber noch in der Praxis angelangt ist.

Ander als TSX, welches in Haswell, Broadwell und Skylake (teils experimentell) bereits implementiert wurde.

 

[Opteron]

HMm .. ASF ... hatten wir mal Anno dazumal besprochen.
Würde mich nicht wundern, wenn das in der Zwischenzeit gestrichen und der/die Verantwortlichen entlassen wurden. Für Zen wird für solche Sonderfunktionen wohl erstmal kein Platz gewesen sein, aber schauen wir mal.