AMD-Aktien!

AMD Aktien jetzt kaufen?

  • Ja, auf jeden Fall! Tiefer gehts kaum noch..

    Stimmen: 40 42,6%
  • Ich kenn mich mit Aktien nicht aus. kA

    Stimmen: 42 44,7%
  • Nein, Intel macht AMD mit Nehalem platt und sie müssen zusperrn/werden gekauft

    Stimmen: 12 12,8%

  • Anzahl der Umfrageteilnehmer
    94
  • Umfrage geschlossen .

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323
At a valuation of just 13.6 times trailing earnings, Intel stock certainly looks like a relative bargain when compared with AMD stock, which trades at 38.4 times earnings. But AMD has a cash-rich balance sheet, versus Intel that's carrying $13.5 billion in net debt. And analysts see Intel's earnings growing only 10% annually over the next five years, while AMD is pegged for 29.5% annualized earnings growth, according to S&P Global Market Intelligence data.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323
Interessante Projektion. Die Analysten fangen an sich mit dem Unternehmen Post-Merger mit Xilinx zu beschäftigen:
saupload_169fdc0d4a670746b7bbe1c081d3c04c.png

The updated analyst estimates have combined revenues at $23.3 billion, or over $2 billion above those previous estimates. The gross margins were held at the same levels with AMD still forecasting 47% margins offsetting the strong margins last year of nearly 70% at Xilinx. The combined operating expenses were dropped to 26.0% of revenues based on the guidance of AMD and the $300 million in synergies offsetting some higher operating expense levels at Xilinx.
234751-16215443274441736.png

All of these yearly estimates are about $0.20 above the current analyst estimates for standalone AMD each year. The biggest upside potential for the new company is for AMD to really boost gross margins for their business more into the mid-50% range considering all of their 7nm chips were supposedly already in this range.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Naja, du spekulierst ja so einiges.
Deine letzte Spekulation hatte ich so verstanden, dass TSMC die ersten Layer im feinsten Node herstellt und Intel dann die darüberliegenden.
Darum geht es in obigem Link aber nicht.
Da geht es darum, dass Intel seine Foveros Plattform nicht nur für eigens gefertigte Wafer vermarkten will sondern auch für z.b. von TSMC gefertigte. Intel bekommt dann quasi die komplett ausgearbeiteten Wafer von TSMC. Die müssen in Dice vereinzelt (und selbige vermutlich getestet) werden, bevor sie dann von Intel in das Foveros Package kommen. Sicher ein guter Schachzug von Intel, damit die Basis seiner Foveros Plattform zu verbreitern.
TSMC hat mit 3D SoIC aber auch eine Packaging Technologie. Mal sehen, ob der Deal es auch in umgekehrter Richtung erlaubt, fertig belichtete Intel Wafer in TSMCs Packaging einzubinden.
MfG
 

MagicEye04

Grand Admiral Special
Mitglied seit
20.03.2006
Beiträge
20.084
Renomée
728
Standort
oops,wrong.planet..
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Wow!-Event 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Es ist doch sowieso schon sehr lange Gang und Gäbe, dass größere Kunden ihre Wafer komplett abnehmen und dann irgendwo anders testen und die Chips in Packages stecken. Entweder in eigenen Fabriken, wie AMD (wenn ich mich nicht irre) oder bei einem der vielen Spezialisten in Asien.

Die News müsste eigentlich lauten: Intel öffnet eigene Packaging-Standorte für Fremdkunden.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Richtig, das ist das eigentlich neue an der Meldung. Wobei ich mir kaum vorstellen kann, dass Intel das teilweise nicht auch outsourced. Letztlich bietet Intel den Service an, komplette Wafer z.B. von TSMC zu übernehmen und funktionierende Dice in sein Foveros zu integrieren. Das ist einerseits eine Dienstleistung, die vielleicht einige gerne in Anspruch nehmen. Andererseits wird man da nicht ohne das Teilen von Spezifikationen auskommen, also aus Intels Sicht so, dass der Kunde sich doch bitte an die Foveros Spezifikation hält. Vermutlich ist der Kunde damit nicht frei, seine Dice in einem anderen Packaging Verfahren zu verwenden.
MfG
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323
Naja, du spekulierst ja so einiges.
Deine letzte Spekulation hatte ich so verstanden, dass TSMC die ersten Layer im feinsten Node herstellt und Intel dann die darüberliegenden.
Und wenn Intel das Packaging und Interconnect macht mit fertigen TSMC-Wafern, dann ist der Schritt nur den Teil von TSMC belichten zu lassen, der EUV erfordert für die eigenen CPUs, nicht sonderlich weit. Warum sollte man nicht den Rest selber fertig machen, wenn dadurch mehr Durchsatz möglich ist?
Gut möglich, dass dieses "Angebot" einfach daher rührt, weil man das für sich selber sowieso auf die Beine stellen muss und nun die Gelegenheit sieht das anzubieten und Kosten wieder rein zu bekommen.
 

MagicEye04

Grand Admiral Special
Mitglied seit
20.03.2006
Beiträge
20.084
Renomée
728
Standort
oops,wrong.planet..
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Wow!-Event 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Und wenn Intel das Packaging und Interconnect macht mit fertigen TSMC-Wafern, dann ist der Schritt nur den Teil von TSMC belichten zu lassen, der EUV erfordert für die eigenen CPUs, nicht sonderlich weit.
Der Schritt ist schon seeehr weit.
Belichtung aus dem Haus zu geben, wäre ein Eingeständnis, im Kernbereich versagt zu haben und das Knoffhoff zumindest eine Weile aus der Hand zu geben. Von den möglichen Einblicken in die eigenen Arbeitsweisen mal ganz abgesehen.
Drittkunden das eigene Packaging anzubieten, ist für mit etwas völlig Anderes. Oder auch die eigenen Belichtungsprozesse als Foundry-Leistung anzubieten (Kunde liefert mit intel-Lib erstellte Schaltung und bekommt Wafer zurück), ist weniger spektakulär.

Normalerweise gibt es zwischen den einzelnen Bearbeitungsschritten Zeitfenster, die eingehalten werden müssen. Das ginge dann wirklich nur, wenn TSMC direkt neben intel eine Fab baut oder eine der intel-Fabs mietet.
 

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323
Und wenn Intel das Packaging und Interconnect macht mit fertigen TSMC-Wafern, dann ist der Schritt nur den Teil von TSMC belichten zu lassen, der EUV erfordert für die eigenen CPUs, nicht sonderlich weit.
Der Schritt ist schon seeehr weit.
Belichtung aus dem Haus zu geben, wäre ein Eingeständnis, im Kernbereich versagt zu haben und das Knoffhoff zumindest eine Weile aus der Hand zu geben. Von den möglichen Einblicken in die eigenen Arbeitsweisen mal ganz abgesehen.
Das ist aber was Intel derzeit machen muss um Schritt zu halten. Es wird teilweise an TSMC ausgelagert und die EUV-Belichter fahren mit schlechten Yields, wegen dem fehlenden Zugriff auf das Dry-Cleaning Verfahren von TSMC. Die lizensieren dies nicht weiter zu diesem Zeitpunkt. Um die jeweiligen IPs der Unternehmen zu schützen ist eine solche Kooperation durchaus denkbar. Insbesondere mit den geplanten Standorten der neuen TSMC Fabs in den USA.

TSMCs Fab soll ja neben Intels Fabs in die bestehende Infrastuktur gebaut werde.
 

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.951
Renomée
8.631
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
Das ist aber was Intel derzeit machen muss um Schritt zu halten.

Eigentlich sehe ich Intel ja auch auf einem besseren Weg, aber wenn man sieht, welche Meldungen uns News jetzt teilweise lanciert werden, dann entsteht der Eindruck, dass man dort sehr laut versucht im Wald zu pfeifen.

Irgendwie will man sich wohl am Liebsten ins Jahr 2023 retten, wenn jetzt sogar Tape-Ins kommuniziert werden.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
M.E. will Pat den Laden wieder in Schwung bringen, indem er möglichst vielen Teilen harte Konkurrenz verordnet. Man hat sich auf seinen Lorbeeren ausgeruht und ist schwerfällig geworden. Also wird Intel geöffnet für ARM und RISC V, für IP Transfer nach drinnen und draußen (u.a. X86) und auch die Foveros Plattform wird maximal geöffnet, damit der Laden nicht im eigenen Saft vor sich hin brät. Vermutlich geht es Intel dabei auch darum, die Standards zu setzen, so dass Foveros die bevorzugte Plattform möglichst vieler wird.
MfG
 

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.951
Renomée
8.631
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
M.E. will Pat den Laden wieder in Schwung bringen, indem er möglichst vielen Teilen harte Konkurrenz verordnet. Man hat sich auf seinen Lorbeeren ausgeruht und ist schwerfällig geworden. Also wird Intel geöffnet für ARM und RISC V, für IP Transfer nach drinnen und draußen (u.a. X86) und auch die Foveros Plattform wird maximal geöffnet, damit der Laden nicht im eigenen Saft vor sich hin brät. Vermutlich geht es Intel dabei auch darum, die Standards zu setzen, so dass Foveros die bevorzugte Plattform möglichst vieler wird.
MfG

Aber da war Intel mit seiner eigenen Firmenkultur noch nie gut drin. Die Frage ist wie hoch die Beharrungskräfte im Unternehmen sind.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Meine Prognose: "Kicking Pat" wird sich gegenüber den Beharrungskräften durchsetzen. ;)
MfG
 

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.951
Renomée
8.631
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Schwer zu sagen. Aus Pats Sicht soll natürlich der Schlendrian zu Bruch gehen. Aber natürlich gibt es beim Aufräumen immer Verluste. Wenigstens hat Intel Geld, um gute Leute bei der Stange zu halten oder woanders abzuwerben, siehe Raja. Ich glaube auch, dass Pat momentan versucht, eine Art Aufbruchstimmung zu erzeugen. Medial klappt das meiner Meinung nach schon ganz gut. Nur wie es intern aussieht, wissen wir nicht.
MfG
Doppelposting wurde automatisch zusammengeführt:

Wer etwas über den Packaging Markt erfahren will, in dem sich Intel weiter ausbreiten will...
AMD ist afair immer mit ASE gefahren.
MfG
 
Zuletzt bearbeitet:

Complicated

Grand Admiral Special
Mitglied seit
08.10.2010
Beiträge
4.568
Renomée
323

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
21.951
Renomée
8.631
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021

Ja, aber da haben sie vorher - in 2015 - noch Anteile von verkauft!!!

 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.299
Renomée
629
Danke, da hatte ich wohl falsch remembered.
Aber wo wir gerade beim Packaging sind:
AMD Milan-X angeblich mit X3D-Packaging
MfG
Auf Kern Ebene halte ich das für Unsinn und der Grund ist recht simpel.
Man bekommt dadurch erhebliche Probleme mit der Wärmeabfuhr, was wohl auch der Hauptgrund ist warum es vor allem bei Speicher Chips zum Einsatz kommt. Die Technologie kann ich mir eher bei low power SOCs.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Im Link wird ja auch von L4 Cache in Form von HBM geredet, in etwa so:
Für spezielle, bandbreitenhungrige Anwendungen werden ein paar Kerne (mitsamt ihrer TDP) weggelassen und dafür ein riesiger L4 Cache mit gestapeltem HBM aufs IO-Dice gesetzt.
MfG
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.299
Renomée
629
Das käme dann aber bestenfalls in einer Sonderausführung zum Einsatz und wenn dann garantiert nicht mit dem Speicher oben drauf denn auch das IO Die hat seine Hitzeentwicklung die abgeführt werden will. Wenn dann landet er eher wie bei den GPUs daneben.
 

Woerns

Grand Admiral Special
Mitglied seit
05.02.2003
Beiträge
2.816
Renomée
103
Wäre es nicht denkbar, dass z.B. zwei von vier Chiplets weggelassen werden und genau an den Stellen der HBM Stapelspeicher platziert und über die vorhandenen Schnittstellen angebunden wird?
MfG
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.299
Renomée
629
Eine solche Lösung würde einen komplett eigenes Chip Gehäuse und vermutlich auch einen eigenen IO Chip benötigen da man eben nicht mal eben die Chiplets gegen HBM Stacks tauschen kann. Undenkbar wäre eine solche Lösung aber nicht, siehe die bisherigen auf ein Minimum an Kernen zusammengestauchten Modelle bei denen aber der volle L3 Cache vorhanden und der Chip damit voll bestückt ist. Die Zielgruppe dürfte aber relativ klein sein weshalb ich mir hier eher Custom Sondermodelle vorstellen kann.
 

MagicEye04

Grand Admiral Special
Mitglied seit
20.03.2006
Beiträge
20.084
Renomée
728
Standort
oops,wrong.planet..
  • BOINC Pentathlon 2011
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • SETI@Home Wow!-Event 2019
  • SETI@Home Intel-Race II
  • BOINC Pentathlon 2020
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
komplett eigenes Chip Gehäuse
Der Aufwand dürfte aber überschaubar sein.

Ich warte ja schon lange auf viel mehr Varianten mit separatem GPU-Teil. Da wäre der dafür nötige Speicher auf dem gleichen Chipträger sowieso nötig.
 

sompe

Grand Admiral Special
Mitglied seit
09.02.2009
Beiträge
10.299
Renomée
629
@MagicEye04
Wenn es nur beim Gehäuse und dessen Träger Substrat bleiben würde ja aber es kann bezweifelt werden das der normale IO Chip die erforderlichen HBM Controller bekommt und ohne die kann man das knicken. Die dürften auch einiges an Chip Fläche kosten.
 
Oben Unten