News AMD-Keynote Computex 2022
- Ersteller pipin
- Erstellt am
-
- Schlagworte
- am5 amd computex 2022 zen 4
- Mitglied seit
- 16.10.2000
- Beiträge
- 24.380
- Renomée
- 9.728
- Standort
- East Fishkill, Minga, Xanten
Die AMD-Keynote zur Computex 2022 startet sofort. Live bei uns im Forum: https://forum.planet3dnow.de/index.php?pages/tech_event/.
Wir werden also in Kürze wissen, ob die etwas umfangreicheren Leaks von gestern bei Videocardz.com zutreffend sind.
(…)
» Artikel lesen
Wir werden also in Kürze wissen, ob die etwas umfangreicheren Leaks von gestern bei Videocardz.com zutreffend sind.
(…)
» Artikel lesen
eiernacken1983
Admiral Special
Mein persönliches Highlight war die offen gelegte Boost-Frequenz von Zen 4 mit 5,5 GHz. Hoffen wir, dass dafür nicht auch unverhältnismäßig in die Stromschublade gegriffen wird…
Emploi
Grand Admiral Special
Obwohl das Design immer noch fett aussieht.
Gibt es für die offenen PINs am angeknabberten Heatspreader irgendeine nützliche Funktion?
Gibt es für die offenen PINs am angeknabberten Heatspreader irgendeine nützliche Funktion?
Der gesamte Vortrag wirkte auf mich .. wenig enthusiastisch und etwas zu nuechtern.
Davon abgesehen ist der >15% in Singlethread Performance - sprich IPC + Clockspeed (hier schon beeindruckend) eher mager.
Viel neues gab es zur CPU nicht zusehen.
Welcher IPC Gain wird das sein - 10-12% !?
Immer noch beachtlich aber die sogenannten Leaks sprachen von deutlich mehr
TNT
Davon abgesehen ist der >15% in Singlethread Performance - sprich IPC + Clockspeed (hier schon beeindruckend) eher mager.
Viel neues gab es zur CPU nicht zusehen.
Welcher IPC Gain wird das sein - 10-12% !?
Immer noch beachtlich aber die sogenannten Leaks sprachen von deutlich mehr
TNT
mibo
Grand Admiral Special
Das war ja mager 
Verkauf doch erst im Herbst.
Performancezuwachs durch 5nm und größeren Cache scheint jetzt nicht so riesig zu sein?
Der B650 Chipsatz erlaubt nicht einmal die PCIe5 Leitungen der CPU zu nutzen?
Keine Infos zu RDNA3.
Naja, im Herbst gibt es dann hoffentlich wenigstens passende PCIe5 Grafikkarten und SSDs...
Verkauf doch erst im Herbst.
Performancezuwachs durch 5nm und größeren Cache scheint jetzt nicht so riesig zu sein?
Der B650 Chipsatz erlaubt nicht einmal die PCIe5 Leitungen der CPU zu nutzen?
Keine Infos zu RDNA3.
Naja, im Herbst gibt es dann hoffentlich wenigstens passende PCIe5 Grafikkarten und SSDs...
eiernacken1983
Admiral Special
@TNT und @mibo:
Ihr habt schon recht. Der Single-Thread Takt scheint um 10 % (ggü. 5950X von 5,0 auf 5,5 GHz) zu steigen. Taktplus geht nicht immer 1:1 in einen Leistungszuwachs über; also dürfte bei manchen Anwendungen der IPC-Gewinn nur bei 7 - 10 % liegen. Das wäre wenig.
Hoffen wir mal, dass man mit den >= 15 % sehr tief gestapelt hat und das nur das Minimum über eine Vielzahl von Anwendungen ist.
Zum Blender-Vergleich: Hier soll der Zen4-16-Core 31 % weniger Zeit brauchen als der 12900K. Der 5950X war bei Blender ggü. 12900K schon 16 % schneller. Auch hier also noch ein moderater Zuwachs, wenn man berücksichtigt, dass hier das Taktplus schon enthalten ist.
Ihr habt schon recht. Der Single-Thread Takt scheint um 10 % (ggü. 5950X von 5,0 auf 5,5 GHz) zu steigen. Taktplus geht nicht immer 1:1 in einen Leistungszuwachs über; also dürfte bei manchen Anwendungen der IPC-Gewinn nur bei 7 - 10 % liegen. Das wäre wenig.
Hoffen wir mal, dass man mit den >= 15 % sehr tief gestapelt hat und das nur das Minimum über eine Vielzahl von Anwendungen ist.
Zum Blender-Vergleich: Hier soll der Zen4-16-Core 31 % weniger Zeit brauchen als der 12900K. Der 5950X war bei Blender ggü. 12900K schon 16 % schneller. Auch hier also noch ein moderater Zuwachs, wenn man berücksichtigt, dass hier das Taktplus schon enthalten ist.
- Mitglied seit
- 16.10.2000
- Beiträge
- 24.380
- Renomée
- 9.728
- Standort
- East Fishkill, Minga, Xanten
mibo
Grand Admiral Special
Ich hatte ja einen IPC Zuwachs erwartet.
Von HPC Anwendern gab es ja schon positive leaks zu guter Zen4 Performance. Evtl. kommt das aber nur von der AVX512 Nutzung, die am Desktop wohl eher nutzlos ist?
Nutzt Blender AVX512?
Von HPC Anwendern gab es ja schon positive leaks zu guter Zen4 Performance. Evtl. kommt das aber nur von der AVX512 Nutzung, die am Desktop wohl eher nutzlos ist?
Nutzt Blender AVX512?
Na, ich bin mal gespannt was die Leaker nun dazu sagen werden.
Einige haben 15-25% IPC gain prognoztiziert und dann sind 10%ish nicht im mehr im gleichen ballpark oder im Bereich eines Rundungsfehlers.
Mhmhm
TNT
PS. Randnotiz: AVX512 haette AMD einfach lassen sollen IMHO
Einige haben 15-25% IPC gain prognoztiziert und dann sind 10%ish nicht im mehr im gleichen ballpark oder im Bereich eines Rundungsfehlers.
Mhmhm
TNT
PS. Randnotiz: AVX512 haette AMD einfach lassen sollen IMHO
E555user
Admiral Special
- Mitglied seit
- 05.10.2015
- Beiträge
- 1.735
- Renomée
- 692
Der wichtigste Satz von Frau Su wird in allgemeinen Spekulationen zu den mageren Zen4 News überall vergessen:
“... AM4 is a great platform that will continue for many years to come…” nachdem sie gefühlt genauso lange über den X3D referierte als später über Zen4. Eine ähnliche Formulierung hatte sie für Vega bei der RDNA Ankündigung gewählt.
In Kombination mit dem 650er Chipsatz als kleinste Option ist das ein deutlicher Fingerzeig, dass AM4 für Budget Systeme noch viele Jahre gesetzt bleibt. Nicht ausgeschlossen dass auch dort nochmals neue CPU/APU vorgestellt werden.
Zu den sonstigen Spekulationen fällt mir nur ein, dass der doppelte L2 Cache zu oft vergessen wird und wir zu L3 überhaupt nichts wissen.
Wenn AMD mindestens 15% STP Zugewinn ankündigt deutet das für mich darauf hin, dass man die endgültige Festlegung der Taktzyklen für die Latenzen vs. Top Boost Takt noch nicht festgelegt hat. Evtl. auch taktisch um Intel nicht zu früh die eigene Produktstrategie offen zu legen.
Fürs Gaming ist aber oft die gesamte Cache-Grösse aka Gaming Cache auf einem Chiplet von Bedeutung, wie der 5800X3D beweist. Bei dem hat AMD allerdings kein IPC Gain beworben, weil dieser eher in Applikationen oder synthetischen Tests ala Spec-Int Spec-FP ermittelt wird.
Ich bin besonders gespannt ob die iGPU auf dem IO Die auch über einen L3, evtl CPU shared Cache verfügen wird oder ob man dort möglichst autonom bleibt. Ein IO Die Cache sollte für die CPU Cores mehr Latenz als der On-Die Chiplet L3 haben, aber weniger als das zweite Chiplet.
“... AM4 is a great platform that will continue for many years to come…” nachdem sie gefühlt genauso lange über den X3D referierte als später über Zen4. Eine ähnliche Formulierung hatte sie für Vega bei der RDNA Ankündigung gewählt.
In Kombination mit dem 650er Chipsatz als kleinste Option ist das ein deutlicher Fingerzeig, dass AM4 für Budget Systeme noch viele Jahre gesetzt bleibt. Nicht ausgeschlossen dass auch dort nochmals neue CPU/APU vorgestellt werden.
Zu den sonstigen Spekulationen fällt mir nur ein, dass der doppelte L2 Cache zu oft vergessen wird und wir zu L3 überhaupt nichts wissen.
Wenn AMD mindestens 15% STP Zugewinn ankündigt deutet das für mich darauf hin, dass man die endgültige Festlegung der Taktzyklen für die Latenzen vs. Top Boost Takt noch nicht festgelegt hat. Evtl. auch taktisch um Intel nicht zu früh die eigene Produktstrategie offen zu legen.
Fürs Gaming ist aber oft die gesamte Cache-Grösse aka Gaming Cache auf einem Chiplet von Bedeutung, wie der 5800X3D beweist. Bei dem hat AMD allerdings kein IPC Gain beworben, weil dieser eher in Applikationen oder synthetischen Tests ala Spec-Int Spec-FP ermittelt wird.
Ich bin besonders gespannt ob die iGPU auf dem IO Die auch über einen L3, evtl CPU shared Cache verfügen wird oder ob man dort möglichst autonom bleibt. Ein IO Die Cache sollte für die CPU Cores mehr Latenz als der On-Die Chiplet L3 haben, aber weniger als das zweite Chiplet.
Zuletzt bearbeitet:
hoschi_tux
Grand Admiral Special
Ich vermute, da Lisa in der Regel eher tief stapelt, dass die 15% das Minimum sind und entsprechend durch wenige Benchmarks untermauert wurden. Stromverbrauch wäre interessant gewesen, um mal etwas gegen Intels More-Power-Initiative zu schießen.
Waren Ghostwire und Blender die einzigen Benchmarks, oder hab ich was übersehen? Blender gewinnt nichts bis wenig durch den 3D Cache und bei Ghostwire war eher der maximale Takt im Fokus. Kann also auch ein kastriertes ES gewesen sein.
Ebenso halte ich die Erhöhung der TDP auf 170W zum Teil PCIe 5 geschuldet, wenn ich sehe, dass im Standby eine Lane schon bis zu 25mW ziehen kann. Zahlen im Betrieb sind schwer zu finden..
Waren Ghostwire und Blender die einzigen Benchmarks, oder hab ich was übersehen? Blender gewinnt nichts bis wenig durch den 3D Cache und bei Ghostwire war eher der maximale Takt im Fokus. Kann also auch ein kastriertes ES gewesen sein.
Ebenso halte ich die Erhöhung der TDP auf 170W zum Teil PCIe 5 geschuldet, wenn ich sehe, dass im Standby eine Lane schon bis zu 25mW ziehen kann. Zahlen im Betrieb sind schwer zu finden..
E555user
Admiral Special
- Mitglied seit
- 05.10.2015
- Beiträge
- 1.735
- Renomée
- 692
Das denke ich auch. PCIe5 wird man besser auf die nötigen Lanes reduzieren und sonst besser gen4 oder gar gen3 nutzen wo Bandbreite und Latenz genügen. Das kommt allen beteiligten Chips zu gute. Es sei denn die neuen Chipsätze kommen gleich ohne Lüfter aus.
@hoschi_tux
Nicht TDP sondern PPT, legt also den Spielraum vom Turbo fest.
Sollte dieser beim bisherigen Faktor von 1,35 bleiben dürfte die TDP also bei ca. 125W liegen.
@E555user
Das würde aber auch bedeuten das die Abwärtskompatibilität zu älteren PCIe Standards darunter leiden könnte. Das Problem dürfte bei entsprechenden VRAM Ausbau zwar nicht so deutlich wie bei der 6500XT ausfallen, wäre aber dennoch suboptimal.
Dem entgegen zu wirken könnte man zwar bei älteren PCIe Standards mehr Lanes freigeben aber ob das so sinnvoll wäre?
Dan könnte man die aktiven Lanes auch nach den Energieprofilen schalten oder sich PCIe 5.0 ganz sparen wenn es durch die Kürzung der Lanes keine ernsthaften Vorteile gibt. Andere Onboard Komponenten würden wohl eher selten von der zusätzlichen Bandbreite des neuen Standards profitieren und müßten ihn dafür natürlich auch erstmal unterstützen.
Die Lanes für den Graka Port zu beschneiden um mehr für Onboard Komponenten mit älteren PCIe Standards zu haben grenzt wiederum an Verschwendung. Dann doch lieber im Chipsatz integrieren oder falls nicht vorhanden einen PCIe Hub an die Ports für den Chipsatz hängen. Sind ja letztendlich auch nur PCIe Lanes.
Sich beim Bandbreitenbedarf der Grafikkarte nur am neuesten Standard zu orientieren führt halt zwangsläufig zu Bandbreitenproblemen bei Modellen mit den älteren Standards. Egal ob durch die Grafikkarte oder das Mainboard/die CPU.
Nicht TDP sondern PPT, legt also den Spielraum vom Turbo fest.
Sollte dieser beim bisherigen Faktor von 1,35 bleiben dürfte die TDP also bei ca. 125W liegen.
@E555user
Das würde aber auch bedeuten das die Abwärtskompatibilität zu älteren PCIe Standards darunter leiden könnte. Das Problem dürfte bei entsprechenden VRAM Ausbau zwar nicht so deutlich wie bei der 6500XT ausfallen, wäre aber dennoch suboptimal.
Dem entgegen zu wirken könnte man zwar bei älteren PCIe Standards mehr Lanes freigeben aber ob das so sinnvoll wäre?
Dan könnte man die aktiven Lanes auch nach den Energieprofilen schalten oder sich PCIe 5.0 ganz sparen wenn es durch die Kürzung der Lanes keine ernsthaften Vorteile gibt. Andere Onboard Komponenten würden wohl eher selten von der zusätzlichen Bandbreite des neuen Standards profitieren und müßten ihn dafür natürlich auch erstmal unterstützen.
Die Lanes für den Graka Port zu beschneiden um mehr für Onboard Komponenten mit älteren PCIe Standards zu haben grenzt wiederum an Verschwendung. Dann doch lieber im Chipsatz integrieren oder falls nicht vorhanden einen PCIe Hub an die Ports für den Chipsatz hängen. Sind ja letztendlich auch nur PCIe Lanes.
Sich beim Bandbreitenbedarf der Grafikkarte nur am neuesten Standard zu orientieren führt halt zwangsläufig zu Bandbreitenproblemen bei Modellen mit den älteren Standards. Egal ob durch die Grafikkarte oder das Mainboard/die CPU.
