Ja, das sieht erstmal genauso aus wie K10. Was natürlich an der Detailarmut des Schaltbildes liegt. Jedenfalls sollte es mit dem Teufel zugehen, wenn die IPC damit weiterhin unterhalb von K10.5 läge. Gleiches Niveau reicht natürlich nicht, aber AMD hat ja inzwischen genug andere Tricks, um die noch weiter steigern zu können. Und falls SMT genauso gut funktioniert wie bei Intel inzwischen (deren erste Versuche damit waren ja nicht so toll, weil es auch manchmal langsamer wurde, das sollte man nicht vergessen!), AMD das aber überall freischaltet, dann wäre das sicher auch nicht nachteilig - aber erstmal ist die IPC für einen einzelnen Thread wichtig.
CMT war ein gutes Konzept, als die Zielsetzung darin bestand, möglichst viele Threads pro Diefläche abzuarbeiten. Man opfert etwas Leistung pro Thread und erhält dafür einen zweiten billiger. Aber heute ist dieses Ziel egal, denn AMD baut ja nur noch SoCs mit allem möglichen anderen Krempel auf dem Die, die CPU-Kerne an sich (ohne Cache) nehmen nur noch einen kleinen Bruchteil der Fläche ein. Selbst doppelt so große Kerne würden in der Gesamtfläche fast nicht mehr auffallen. Also ist es sinnvoll, CMT fallenzulassen, damit den Flächenvorteil aufzugeben, um den Nachteil bei der pro-Thread-Performance loszuwerden.