News AMD zeigt 7-nm-Ryzen im Chiplet-Design

[Casi030]

Man muss doch nur die Prio von Cinebench ändern und schon hast nen großen Unterschied,deswegen teste Ich Cinebench z.b. seit längerer Zeit immer mit Hoch.

 

[bschicht86]

WOW, in einem Bench, der noch dazu, von AMD selbst durchgeführt wurde. Wie war das damals beim Intelbench als Ryzen schlechter abschnitt?

Zumal der 9900k beim AMD-Test nicht auf Vorgabe gedrosselt war, sondern sich nach Belieben austoben durfte (Sieht man am Verbrauch)

 

[hoschi_tux]

An was AMD mit den Zielsetzungen drann ist, Speicherverwaltung, größe des L3, HBM? Es sind viele Chip configs möglich.

So sieht es aus. Man hat jetzt ein Baukastensystem, wo man alles mögliche miteinander kombinieren kann. Aus einem normalen Ryzen wird dann plötzlich eine APU ohne komplett neue Masken entwickeln zu müssen. Im Datacenterbereich oder generell semicustoms fallen einigen sicher auch noch andere Kombinationsmöglichkeiten ein (Netzwerk, Storage, etc. pp).

Future is Fusion ist damit aber erstmal vom Tisch

 

[Yoshi 2k3]

https://www.guru3d.com/news-story/amd-ryzen-3000-with-12-and-16-cores-will-be-coming-as-well.html

Hier sieht man noch ein besseres Bild, dass da definitiv noch ein zweiter 8C-Die vorgesehen ist.

 

[eratte]

Lisa hat ja auch folgendes gesagt:

„There is some extra room on that package and I think you might expect we will have more than eight cores“

 

[stolperstein]

Was ich interessant finde ist der I/O Chip...hatte vor zig Monaten mal was dazu in den zukünftigen Grafikkarten gelesen gehabt. Sollte der "universell" Einsetzbar sein dann könnte AMD quasi unbegrenzte Leistung zur Verfügung stellen da die Software (vermutlich) nur mit den I/O Chip kommuniziert...ganz egal wieviele Cores (CPU oder GPU) dahinter verdrahtet sind.
Die Begrenzung der Leistung ist dann nur noch vom Formfaktor/Sockel abhängig.



Viele Grüße,
stolpi

 

[Sightus]

Ich warte ja auch immer noch auf einen Ryzen mir mind. 8 Kernen und integrierter "Grafik"; quasi lediglich als einfache Bildausgabe gestaltet, wenn man nicht in eine HEDT Plattform investieren will oder kann. Ich muss jetzt in jeden Ryzen ne ded. GPU einbauen...das nervt. Ich brauche aber die Kerne...

 

[stolperstein]

Unglaublich.

In all den 25 Jahren, in denen ich jetzt AMDs Treiben beobachte, war es leider oft so, dass nicht gehalten wurde was versprochen oder zumindest suggeriert worden war: 5k86 zuerst verbuggt und als K5 dann zu spät, K6 zu spät und thermische Probleme, Hammer mit Verzögerung (vor dem Volltreffer zugegeben), Phenom Fake-Demo und dann verbuggt, Llano als Game-Changer angekündigt, ewig nicht geliefert und deswegen gar eine Klage am Hals, Bulldozer verzögert und dann unter ferner liefen, Komodo gestrichen, Steamroller und Excavator für Server gestrichen, usw. usf.

In letzter Zeit dagegen ist es eher die Regel, dass positiv überrascht wird! Beinahe alle vorab als unrealistisch abgetanen Gerüchte haben sich letztlich bewahrheitet. Eigentlich seit Ende 2016 geht das so, seit erstmals die Blender-Demo auf einem Ryzen-Prototypen gezeigt wurde. Das finde ich sehr angenehm. Positiv überrascht zu werden, wenn selbst kühnste Erwartungen übertroffen werden, ist deutlich stimmungserhellender, als mal wieder realisieren zu müssen, dass das finale Produkt zu langsam, zu spät, zu verbuggt oder alles zusammen ist. Wenn die GPU-Sparte sich diesbezüglich jetzt noch der CPU-Sparte anschließen könnte, wäre AMD auf einem guten Weg 8)

Die (mobilen) Llano`s waren der HAMMER und der reinste Intelschreck...wenn man denn die "Bremsen" gelöst hatte!
Da passte einfach vieles nicht zusammen...die gingen fast um 1Ghz höher im Takt als im Standard und dabei konnte man auch noch die VCore runterziehen. Da waren in meinen Augen noch andere "Mächte" am Werke damit die im Laden/Notebook einfach langsamer liefen...



Viele Grüße,
stolpi

 

[eratte]

Jeden falls sorgt die Zen 2 "Vorstellung" in anderen Foren für beste Popcornunterhaltung. Da wird sogar unterstellt AMD könnte ja geschummelt haben.
Oder das es kein 8 Core war usw

Ist aber brav veröffentlicht worden:

http://ir.amd.com/news-releases/news-release-details/amd-president-and-ceo-dr-lisa-su-reveals-coming-high-performance

9 Testing performed AMD CES 2019 Keynote. In Cinebench R15 nT, the 3rd Gen AMD Ryzen Desktop engineering sample processor achieved a score of 2057, better than the Intel Core i9-9900K score of 2040. During testing, system wall power was measured at 134W for the AMD system and 191W for the Intel system; for a difference of (191-134)/191=.298 or 30% lower power consumption.
System configurations: AMD engineering sample silicon, Noctua NH-D15S thermal solution, AMD reference motherboard, 16GB (2x8 ) DDR4-2666 MHz memory, 512GB Samsung 850 PRO SSD, AMD Radeon RX Vega 64 GPU, graphics driver 18.30.19.01 (Adrenalin 18.9.3), Microsoft Windows 10 Pro (1809); Intel i909900K, Noctua NH-D15S thermal solution, Gigabyte Z390 Aorus, 16GB (2x8 ) DDR4-2666 MHz memory, 512GB Samsung 850 PRO SSD, AMD Radeon RX Vega 64 GPU, graphics driver 18.30.19.01 (Adrenalin 18.9.3), Microsoft Windows 10 Pro (1809).

 

[nazgul77]

Zumal der 9900k beim AMD-Test nicht auf Vorgabe gedrosselt war, sondern sich nach Belieben austoben durfte (Sieht man am Verbrauch)

Viele Intel-Boards erlauben das, und es wird von Intel schweigend geduldet. Ich sehe jetzt keine unfaire Praxis bei dieser Hardware-Wahl.

--- Update ---

An der Zen Core wird AMD nicht viel geändert haben.

Um mal Anandtech zu zitieren bzgl des Sprungs Zen+ -> zen 2:
" improved branch predictor unit, and improved prefetcher, better micro-op cache management, a larger micro-op cache, increased dispatch bandwidth, increased retire bandwidth, native support for 256-bit floating point math, double size FMA units, and double size load-store units."

Das ist mal eine Menge.

 

[Complicated]

Future is Fusion ist damit aber erstmal vom Tisch

http://www.planet3dnow.de/vbulletin...terposer-Strategie-Zen-Fiji-HBM-und-Logic-ICs

AMD hat eine Abkehr von dem "Fusion"-Konzept angekündigt, welches zuvor mit der Einführung der ersten APUs, CPU und GPU auf einem einzigen Chip, der 2011 der Öffentlichkeit vorgestellt wurde. Dieses Konzept scheint an ein Limit gelangt zu sein, welches AMD nun seine Strategie beim grundsätzlichen Aufbau einer CPU/APU/GPU ändern lässt.

 

[pipin]

Viele Intel-Boards erlauben das, und es wird von Intel schweigend geduldet. Ich sehe jetzt keine unfaire Praxis bei dieser Hardware-Wahl.

--- Update ---



Um mal Anandtech zu zitieren bzgl des Sprungs Zen+ -> zen 2:
" improved branch predictor unit, and improved prefetcher, better micro-op cache management, a larger micro-op cache, increased dispatch bandwidth, increased retire bandwidth, native support for 256-bit floating point math, double size FMA units, and double size load-store units."

Das ist mal eine Menge.

Warum in die Ferne schweifen?
https://www.planet3dnow.de/cms/41904-amd-zen-2-und-rome-was-wir-bisher-wissen/

Auch zur Zen-2-Architektur als solcher wurden Details genannt, wie etwa die verbesserte Execution Pipeline, die verbesserte Sprungvorhersage samt Prefetching, der optimierte Befehlscache, ein größerer Op-Cache und – ganz wichtig – die doppelt so breite FPU, die nun 256 Bit in einem Rutsch verarbeiten kann statt zwei Mal 128 Bit nacheinander. Dazu wurde auch die Load-/Store-Bandbreite verdoppelt. Zudem hat AMDversprochen, dass Gegenmaßnahmen zu den Sicherheitsproblemen der Spectre-Familie per Hardware getroffen wurden.

 

[Hotstepper]

Hat einer von Euch eine Erklärung dafür, dass das I/O Chiplet satte 140mm2 gross ist?

Was ist denn da drinn? Wenn ich den gesamten I/O auf einem aktuellen Ryzen DieShot zusammenzähle komme ich doch nie und nimmer auf 100mm2. Schon garnicht auf 140mm2. Und das beinhaltet immerhin das ganze Zeug von Epyc, das bei Ryzen garnicht notwendig ist.

 

[Nero24]

Hat einer von Euch eine Erklärung dafür, dass das I/O Chiplet satte 140mm2 gross ist?

Was ist denn da drinn? Wenn ich den gesamten I/O auf einem aktuellen Ryzen DieShot zusammenzähle komme ich doch nie und nimmer auf 100mm2. Schon garnicht auf 140mm2

Das haben wir uns schon bei der Präsentation von Epyc Rome gefragt:
https://www.planet3dnow.de/cms/41904-amd-zen-2-und-rome-was-wir-bisher-wissen/
Siehe die Kommentare dazu. Auch dort ist das I/O-Die eigentlich viel zu groß.

Nur bei Rome konnte man noch phantasieren, dass vielleicht zusätzlich zum SoC-Kram und den acht Memory-Controllern noch 40G-MACs drinstecken oder dergleichen. Aber bei Ryzen?

Hier ist er zwar deutlich kleiner im Verhältnis zu den Chiplets, aber nur für SoC-Krempel dennoch viel zu groß. Bin gespannt

 

[Nero24]

Lisa hat ja auch folgendes gesagt:

Bei guru3d gibt's ein Foto, wo man anhand der durchschimmernden Strukturen im Package deutlich sieht, dass und wo das zweite Chiplet vorgesehen ist:

 

[Hotstepper]

Hier ist er zwar deutlich kleiner im Verhältnis zu den Chiplets, aber nur für SoC-Krempel dennoch viel zu groß.

Eigentlich gibts ja wenig Möglichkeiten. Cache oder Grafik. Mit letzerem sparen sie sich direkt wieder die Maske für die 2x00G Produkte. Das würde aber bei Epyc keinen Sinn ergeben.

Reiner IO ist das imho jedenfalls nicht.

 

[Crashtest]

Was laut Spekulatius alles im bei GF gefertigten IO-Dings steckt:
- PCIe Controller für 128 Lanes bei PCIE4.0 (Milano bekommt 5.0)
- 16 Kanal SATA (und SAS?) (RAID) Controller
- 8 Kanal DDR4 Speicherkontroller inkl. UDIMMs. RDIMMs, ….
- I/O MMU
- PSP
- 8 100GBit Netzwerk
- USB 3.2 Controller
- Audio Controller
- I2O, I2C, LPC ….
- Sensor-Hub
- SD und eMMC Controller
und ganz wichtig HyperTransport ähm Infinity Fabric Controller

 

[Hotstepper]

Merci! Das macht den Epyc IO DIE natürlich groß. Beim AM4 ableger macht ja das wenigste davon Sinn.

Naja, lassen wir uns überaschen!

 

[E555user]

Eigentlich gibts ja wenig Möglichkeiten. Cache oder Grafik. Mit letzerem sparen sie sich direkt wieder die Maske für die 2x00G Produkte. Das würde aber bei Epyc keinen Sinn ergeben.

Reiner IO ist das imho jedenfalls nicht.

Das Naheliegenste wäre ein Cache, der bei einem Multi-Chip Design hilft den Speicherzugriff zu entlasten und Latenzen Die2Die zu senken. Entweder gespiegelte L3 der Chiplets oder ein L4 Cache im I/O verwaltet.

 

[Crashtest]

Beim Desktop reduziert es sich ein wenig aber eben nur ein wenig weil:
nur 32 PCIe Lanes
nur 4 SATA
nur 2 Kanal DDR4
nur 2x 10GB LAN (für die Embedded Ryzen und Epyc 3000 Nachfolger)
Der Rest sollte jedoch noch drin sein...

Quasi ist der Desktop IO-Chip ein 1/4 Eypc IO-Chip.

Einzige Frage derzeit: Hat AMD ne kleine VEGA Grafik integriert - mMn nicht!

 

[eratte]

Anandtech:

AMD stated that, at this time, there will be no version of the current Matisse chiplet layout where one of those chiplets will be graphics. We were told that there will be Zen 2 processors with integrated graphics, presumably coming out much later after the desktop processors, but built in a different design.

 

[Berniyh]

hm, schade eigentlich.

Übrigens widerlegt das direkt AdoreTV.
Bislang hätte er sich ja noch rausreden können, da seine Aussage zu den IO dies war, dass seine Quellen nur eins gesehen hätten (was aber nicht bedeuten muss, dass es keine zwei gibt).

 

[sompe]

@Crashtest
Nur wären für AM4 Modelle Sachen wie 32 Lanes recht sinnlos weil man sie wegen fehlender Sockel Anbindung ohnehin nicht nutzen könnte. Viele Sachen wären also nur für den Embedded Bereich interessant. Beim aktuellen Ryzen war der Verschnitt nicht so relevant weil man die Sachen für Epyc brauchte.

 

[Crashtest]

Selbst Zeppelin hat 32 Lanes!

1 Zeppelin = Ryzen 1xxx - nur 28 Lanes davon 4 für Chipsatz
2 Zeppelin = Threadripper Gen1 mit tadahhhhh 64 Lanes davon 4 für Chipsatz

Man darf nicht vergessen, AMD Desktop ist nicht nur Sockel AM4 - es gibt auch noch BGAs

 

[LoRDxRaVeN]

Wurde nachfolgendes schon erwähnt?

Lukasz Lis's Said The Demo Zen 2 CPU Is A Stepping B (later revision, Quality Sample) Ryzen 5, 8core/16 threads, 65W TDP, at 3.7base clock , AM4 socket, hitting 4.5ghz

Zumindest die Stepping Aussage ist einigermaßen interessant...

Quelle

LG